[發明專利]輸出信號生成電路

有效

• 申請號: 201710711399.8
• 申請日: 2017-08-18
• 公開（公告）號: CN107765759B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: 的場健二郎;山下和弘
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G06F1/04
• 分類號: G06F1/04;G06F1/12
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 舒艷君;李洋

本發明提供能夠生成包含多個信息的與廣泛的用途對應的輸出信號的輸出信號生成電路。具有：第一脈沖生成電路，其生成包含第一信息且以第一脈沖寬度為最小脈沖寬度的第一脈沖信號；第二脈沖生成電路，其生成具有比第一脈沖寬度小的第二脈沖寬度且在第一脈沖信號重疊了第二信息的第二脈沖信號；以及輸出電路，其將第二脈沖信號作為輸出信號輸出到外部。

技術領域

本發明涉及生成向外部輸出的輸出信號的輸出信號生成電路。

背景技術

近年來，例如智能手機、家電產品、工業機械以及汽車等各種機械通過高度電子化，能夠進行復雜且正確的動作。在該高性能的機械設有許多的傳感器以及按鈕等輸入裝置、和存儲器、顯示器、揚聲器以及電機等輸出裝置(功能裝置)。另外，在該機械設有從這許多的輸入裝置接受許多的信息，控制各輸出裝置的動作的控制裝置。

例如，該控制裝置是包含內置于各種機械并與上述的輸入輸出裝置連接的半導體集成電路的微型控制器。該控制裝置例如從上述的輸入裝置接受表示特定的信息的信號，在進行了運算處理之后，生成用于使輸出裝置動作的信號并輸出至各輸出裝置。

例如，專利文獻1公開了具有與外部裝置的接口的微型計算機。另外，專利文獻2公開了向內置于半導體集成電路的時序邏輯電路供給時鐘信號的時鐘供給電路以及包含該時鐘供給電路的半導體系統。

專利文獻1：日本特開2004－355163號公報

專利文獻2：日本特開2006－211494號公報

這樣，近年來，期望在控制功能裝置的動作的控制裝置進行許多的信息處理以及伴隨這些信息處理的許多的信號的生成以及發送接收。因此，期望例如在控制裝置內等生成表示功能裝置用的信息的信號時，生成并輸出與廣泛的用途對應的信號。

發明內容

本發明是鑒于上述的點而完成的，課題之一在于提供能夠生成包含多個信息的與廣泛的用途對應的輸出信號的輸出信號生成電路。

本發明的輸出信號生成電路的特征在于，具有：第一脈沖生成電路，其生成包含第一信息且以第一脈沖寬度為最小脈沖寬度的第一脈沖信號；第二脈沖生成電路，其生成具有比第一脈沖寬度小的第二脈沖寬度且在第一脈沖信號重疊了第二信息的第二脈沖信號；以及輸出電路，其將第二脈沖信號作為輸出信號輸出到外部。

本發明的輸出信號生成電路使第二信息重疊于包含第一信息的第一脈沖信號，生成包含多個信息的一個脈沖信號亦即第二脈沖信號。因此，能夠輸出與廣泛的用途對應的一個信號。因此，例如能夠構成以較少的信號線數或者端子數生成多樣的信息的信息生成裝置。

附圖說明

圖1中的(a)是表示實施例1所涉及的信息生成裝置以及與信息生成裝置連接的功能裝置的構成的框圖，圖1中的(b)是表示實施例1所涉及的輸出信號生成電路的構成的框圖。

圖2是表示實施例1所涉及的輸出信號生成電路的構成例的電路圖。

圖3是表示從實施例1所涉及的輸出信號生成電路輸出的脈沖信號的時序圖。

圖4中的(a)是表示實施例2所涉及的信息生成裝置的構成的框圖，圖4中的(b)是表示實施例2所涉及的輸出信號生成電路的構成的圖。

圖5是表示從實施例2所涉及的輸出信號生成電路輸出的脈沖信號的時序圖。

圖6是表示從實施例2所涉及的輸出信號生成電路輸出的脈沖信號的時序圖。

圖7中的(a)是表示實施例3所涉及的信息生成裝置的構成的框圖，圖7中的(b)是表示實施例3所涉及的輸出信號生成電路的構成的圖。

圖8中的(a)以及圖8中的(b)是表示從實施例3所涉及的輸出信號生成電路輸出的脈沖信號的時序圖。

具體實施方式