[發(fā)明專利]一種FPGA芯片的升級(jí)方法、裝置及存儲(chǔ)設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710704850.3
• 申請(qǐng)日: 2017-08-17
• 公開（公告）號(hào): CN108334362B
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計(jì)）人: 梁寧
• 申請(qǐng)（專利權(quán)）人: 康佳集團(tuán)股份有限公司
• 主分類號(hào): G06F8/654
• 分類號(hào): G06F8/654
• 代理公司: 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44268
• 代理人: 王永文;劉文求

本發(fā)明公開了一種FPGA芯片的升級(jí)方法、裝置及存儲(chǔ)設(shè)備，所述方法包括：讀取存儲(chǔ)裝置中用于升級(jí)的編程數(shù)據(jù)文件，計(jì)算數(shù)據(jù)量大小，確定升級(jí)數(shù)據(jù)占用FLASH中的扇區(qū)數(shù)N；通過拉低FPGA的編程引腳PROG_B的信號(hào)，控制FPGA處于通過升級(jí)接口對(duì)FLASH進(jìn)行擦除和讀寫操作的高阻狀態(tài)；通過從0地址開始擦除FLASH中N個(gè)扇區(qū)，控制從0地址開始寫入所有編程數(shù)據(jù)；獲取FLASH讀出的數(shù)據(jù)并與編程數(shù)據(jù)文件比較，當(dāng)一致時(shí)校驗(yàn)通過，拉高編程引腳PROG_B的信號(hào)，控制FPGA處于工作狀態(tài)。本發(fā)明不需要通過電腦即可升級(jí)FPGA功能，并可以保留FLASH中的用戶數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明涉及電子科學(xué)與技術(shù)領(lǐng)域領(lǐng)域，具體涉及一種FPGA芯片的升級(jí)方法、裝置及存儲(chǔ)設(shè)備。

背景技術(shù)

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，F(xiàn)PGA內(nèi)部包含大量的邏輯單元、存儲(chǔ)單元、功能模塊、內(nèi)部連線等硬件資源，設(shè)計(jì)者可以根據(jù)需要來設(shè)計(jì)這些資源的連接方式，讓FPGA實(shí)現(xiàn)想要的邏輯功能，具體來說，是通過向內(nèi)部靜態(tài)存儲(chǔ)單元（RAM）加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在RAM中的值決定了內(nèi)部硬件資源的連接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。FPGA下電之后，內(nèi)部資源的連接即刻消失，再次上電時(shí)，需要重新加載保存在外部FLASH（閃速存儲(chǔ)器）里面的編程數(shù)據(jù)，因此，改變FLASH中的編程數(shù)據(jù)即可改變或升級(jí)FPGA的功能。

如圖1所示，實(shí)際應(yīng)用中，設(shè)計(jì)者通過下載器連接電腦和FPGA下載端口，然后運(yùn)行電腦燒錄工具軟件，把保存在電腦里的編程數(shù)據(jù)文件通過FPGA寫入FLASH中，但是這種升級(jí)方法存在兩個(gè)缺點(diǎn)：一是升級(jí)需要電腦，現(xiàn)場應(yīng)用有時(shí)不大方便；二是升級(jí)過程會(huì)擦除整片F(xiàn)LASH內(nèi)部的數(shù)據(jù)，導(dǎo)致用戶數(shù)據(jù)無法保留。

因此，現(xiàn)有技術(shù)還有待于改進(jìn)和發(fā)展。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種FPGA芯片的升級(jí)方法、裝置及存儲(chǔ)設(shè)備，旨在簡化FPGA芯片的升級(jí)過程，即不需要通過電腦即可升級(jí)FPGA功能，并可以保留FLASH中的用戶數(shù)據(jù)，方便用戶對(duì)FPGA芯片進(jìn)行升級(jí)。

本發(fā)明解決技術(shù)問題所采用的技術(shù)方案如下：

一種FPGA芯片的升級(jí)方法，其中，所述升級(jí)方法包括以下步驟：

步驟A：讀取存儲(chǔ)裝置中用于升級(jí)的編程數(shù)據(jù)文件，計(jì)算數(shù)據(jù)量大小，確定升級(jí)數(shù)據(jù)占用FLASH中的扇區(qū)數(shù)N；

步驟B：通過拉低FPGA的編程引腳PROG_B的信號(hào)，控制FPGA處于通過升級(jí)接口對(duì)FLASH進(jìn)行擦除和讀寫操作的高阻狀態(tài)；

步驟C：通過從0地址開始擦除FLASH中N個(gè)扇區(qū)，控制從0地址開始寫入所有編程數(shù)據(jù)；

步驟D：獲取FLASH讀出的數(shù)據(jù)并與編程數(shù)據(jù)文件比較，當(dāng)一致時(shí)校驗(yàn)通過，拉高編程引腳PROG_B的信號(hào)，控制FPGA處于工作狀態(tài)。

所述的FPGA芯片的升級(jí)方法，其中，所述存儲(chǔ)裝置包括U盤和硬盤。

所述的FPGA芯片的升級(jí)方法，其中，所述步驟A中的1個(gè)扇區(qū)大小為4KB，扇區(qū)數(shù)N等于數(shù)據(jù)總量除以4KB，向上取整數(shù)。

所述的FPGA芯片的升級(jí)方法，其中，所述步驟A具體包括：

步驟A1：讀取U盤或者硬盤中用于升級(jí)的編程數(shù)據(jù)文件，并計(jì)算數(shù)據(jù)量大小；

步驟A2：根據(jù)計(jì)算得到的數(shù)據(jù)量大小，確定升級(jí)數(shù)據(jù)占用FLASH中的扇區(qū)數(shù)N。

所述的FPGA芯片的升級(jí)方法，其中，所述步驟B具體包括：

步驟B1：控制拉低FPGA的編程引腳PROG_B的信號(hào)，使FPGA所有引腳進(jìn)入高阻狀態(tài)；