[發明專利]一種掉電保護結構及方法有效
| 申請號: | 201710699764.8 | 申請日: | 2017-08-16 |
| 公開(公告)號: | CN107436671B | 公開(公告)日: | 2020-07-14 |
| 發明(設計)人: | 李朋;尹超;趙鑫鑫;張孝飛 | 申請(專利權)人: | 浪潮集團有限公司 |
| 主分類號: | G06F1/30 | 分類號: | G06F1/30 |
| 代理公司: | 濟南信達專利事務所有限公司 37100 | 代理人: | 姜明 |
| 地址: | 250100 山東*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 掉電 保護 結構 方法 | ||
本發明公開了一種掉電保護結構及方法,應用于計算機系統,其結構包括,電源選取模塊,配置有充電芯片,并用于判別外部電源是否掉電并根據判別結果選擇系統供電電源;電源輸出模塊,用于根據電源選取模塊選擇的電源,實現電源的輸出;主控模塊,在收到電源選取模塊的外部電源掉電信息時,啟動掉電保護工作,即將系統中的數據進行存儲處理,掉電保護工作完成后,向電源輸出控制模塊發出斷電信號。本發明的一種掉電保護結構及方法與現有技術相比,防止意外掉電而丟失重要數據,掉電保護工作完成后,將在線電源切斷,防止電量不必要的耗盡;實用性強,適用范圍廣泛。
技術領域
本發明涉及電子領域,具體地說是一種能夠在掉電時及時完成計算機數據存儲保護,且在數據保護完成后及時自動斷電的掉電保護結構及方法。
背景技術
現有技術中,計算機系統的掉電保護必不可少,比如RAM必須始終接上電源,否則它存儲的數據就會丟失,因此電源掉電將是災難性的。為了保護RAM存儲的數據任何時候都不致丟失,通常采用掉電保護電路來解決這一問題。同樣的,在NAND Flash組成的硬盤設計里面,如果意外掉電,映射信息將會丟失,無法讀取數據,加入掉電保護電路后,可以利用掉電保護電路將必要的信息進行存儲,但是在掉電保護電路中,均不存在將電源切斷的功能,這樣就會造成計算機內包括電池或超級電容的在線電源的電量消耗,尤其當在線電源電源耗盡而未及時保存需要存儲的信息時,同樣會造成不必要的損失。
基于此,亟需一種能夠在掉電時及時完成計算機數據存儲保護,且在數據保護完成后及時自動斷電的技術。
發明內容
本發明的技術任務是針對以上不足之處,提供一種掉電保護結構及方法。
一種掉電保護結構,應用于計算機系統,其結構包括,
電源選取模塊,配置有充電芯片,并用于判別外部電源是否掉電并根據判別結果選擇系統供電電源;
電源輸出模塊,用于根據電源選取模塊選擇的電源,實現電源的輸出;
主控模塊,在收到電源選取模塊的外部電源掉電信息時,啟動掉電保護工作,即將系統中的數據進行存儲處理,掉電保護工作完成后,向電源輸出控制模塊發出斷電信號。
所述電源選取模塊中還配置有充電管理芯片,當外部電源存在時,充電管理芯片選擇外部電源為計算機系統供電;當外部電源掉電不存在時,充電管理芯片選擇充電芯片為計算機系統供電。
所述充電芯片配置有標志信號ACP信號,當標志信號ACP信號為1時,表示有外部電源為其充電,此時存在外部電源;當標志信號ACP信號為0時,表示無外部電源為其充電,此時外部電源掉電不存在。
所述電源輸出控制模塊由D觸發器、3個NMOS和1個PMOS構成,其中電源選取模塊的輸出端經過一個NMOS后接入到D觸發器的輸入端,D觸發器的輸出端經過另外兩個NMOS后連接到PMOS。
所述電源輸出控制模塊中3個NMOS分別為NMOS1、NMOS2、NMOS3,其具體電路結構為:
電源選取模塊的ACP信號輸出分成兩條支路,一路經過電阻R6后接地,另一路經過電阻R5后接入到NMOS3的柵極;
NMOS3的源極接地、漏極接入到D觸發器,該D觸發器的輸出端經過電阻R4后接入到NMOS2的柵極;
NMOS2的源極接地,漏極分成兩條支路:一路連接到NMOS1的柵極,另一路經過電阻R2后連接到選取電源;
所述NMOS1的源極接地,漏極分成兩條支路:一路經過電阻R1后連接到外部電源,一路連接到PMOS的柵極;
所述PMOS的漏極連接到系統電源、源極連接到選取電源;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浪潮集團有限公司,未經浪潮集團有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710699764.8/2.html,轉載請聲明來源鉆瓜專利網。





