[發明專利]一種指定邏輯功能用CMOS電路實現的方法

有效

• 申請號: 201710699500.2
• 申請日: 2017-08-16
• 公開（公告）號: CN107666313B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 岑旭夢;王倫耀;夏銀水
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 寧波奧圣專利代理有限公司 33226
• 代理人: 周玨

1.一種指定邏輯功能用CMOS電路實現的方法，其特征在于包括以下步驟：

步驟一：將指定邏輯功能的“積之和”形式的邏輯函數表達式記為f(X)，f(X)以乘積項之和形式描述；然后根據f(X)產生“和之積”形式的邏輯函數表達式，具體過程為：同時將f(X)中的邏輯“與”用邏輯“或”代替、邏輯“或”用邏輯“與”代替、各個變量取反，得到“和之積”形式的邏輯函數表達式，記為g(X)；其中，X表示由n個輸入變量構成的集合，n≥1，X中的輸入變量為原變量或原變量的反變量；

步驟二：根據f(X)生成實現指定邏輯功能的CMOS電路對應的上拉網絡，具體過程為：將f(X)中的每個乘積項中的每個變量表示為一個pMOS晶體管，且以每個變量在其所在乘積項中的出現形式之補的形式連接到其所表示的pMOS晶體管的柵極，將f(X)中的乘積項中的邏輯“與”表示為對應的pMOS晶體管的串聯，將f(X)中的乘積項之間的邏輯“或”表示為對應的pMOS晶體管的并聯；其中，出現形式之補的形式描述為：設定f(X)為即X＝{a,b,c,d}，X中的4個輸入變量均為原變量；將中的每個乘積項中的每個變量表示為一個pMOS晶體管，即a、d均表示為一個pMOS晶體管，共有4個pMOS晶體管；且以每個變量在其所在乘積項中的出現形式之補的形式連接在其所表示的pMOS晶體管的柵極，連接到4個pMOS晶體管的柵極的變量分別為b、c、即：連接到a表示的pMOS晶體管的柵極的是a在乘積項中的出現形式之補的形式為連接到表示的pMOS晶體管的柵極的是在乘積項中的出現形式之補的形式為b，連接到表示的pMOS晶體管的柵極的是在乘積項中的出現形式之補的形式為c，連接到d表示的pMOS晶體管的柵極的是d在乘積項中的出現形式之補的形式為

并且，根據g(X)生成實現指定邏輯功能的CMOS電路對應的下拉網絡，具體過程為：將g(X)中的每個因式中的每個變量表示為一個nMOS晶體管，且以每個變量在其所在因式中的出現形式連接到其所表示的nMOS晶體管的柵極，將g(X)中的因式之間的邏輯“與”表示為對應的nMOS晶體管的串聯，將g(X)中的因式中的邏輯“或”表示為對應的nMOS晶體管的并聯；

步驟三：將實現指定邏輯功能的CMOS電路對應的上拉網絡和實現指定邏輯功能的CMOS電路對應的下拉網絡串聯在一起，串聯連接點為實現指定邏輯功能的CMOS電路的輸出；然后將實現指定邏輯功能的CMOS電路對應的上拉網絡和實現指定邏輯功能的CMOS電路對應的下拉網絡中相同的變量合并成一個變量作為實現指定邏輯功能的CMOS電路的輸入變量；再檢查合并后得到的各個輸入變量的形式與X中對應的輸入變量的形式是否一致，若合并后得到的任一個輸入變量的形式與X中對應的輸入變量的形式不一致，則在合并后得到的這個輸入變量的輸入端串接一個反相器，至此得到了實現指定邏輯功能的CMOS電路。