[發明專利]控制存儲器設備的回收的方法、存儲設備及其操作方法

有效

• 申請號: 201710697138.5
• 申請日: 2017-08-15
• 公開（公告）號: CN107943712B
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 吳信鎬;姜宇現;金珉奎
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

在控制對包括多個存儲塊的非易失性存儲器設備的回收的方法中，其中每個存儲塊包括多頁，恢復讀取操作是當第一數據包括不可校正的錯誤時，使用基于第一數據確定的最佳讀取電壓來對第一數據執行的，其中第一數據是從存儲塊中的第一存儲塊的第一頁中讀取的，以及當第一數據的錯誤在恢復讀取操作被執行后被校正時，是否執行對第一頁的回收是基于第一頁的存儲單元的閾值電壓分布來確定的，其中存儲單元被設置在與最佳讀取電壓相鄰的感興趣區域中。

相關申請的交叉引用

本申請要求2016年10月12日在韓國知識產權局(KIPO)提交的韓國專利申請第10-2016-0131977號的優先權，其全部公開內容通過引用并入本文。

技術領域

示例性實施例一般涉及半導體存儲器設備，并且更具體地涉及控制對非易失性存儲器設備的回收的方法、操作存儲設備的方法和存儲設備。

背景技術

半導體存儲器設備是使用諸如但不限于硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)等半導體制造的存儲設備。半導體存儲器設備通常可分為易失性存儲器和非易失性存儲器。

易失性存儲器可能在斷電時丟失存儲在其中的內容。易失性存儲器包括以下各項：靜態RAM(SRAM)、動態RAM(DRAM)和同步DRAM(SDRAM)。即使在斷電時，非易失性存儲器也可以保存存儲的內容。非易失性存儲器包括以下各項：只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃速存儲器、相變RAM(PRAM)、磁性RAM(MRAM)、電阻RAM(RRAM)和鐵電RAM(FRAM)。

閃速存儲器可用于各種領域，這是由于存在以下優點：例如大容量存儲、低噪聲和低功率。為了增加存儲容量，閃速存儲器由能夠每單元存儲至少兩個或更多個數據位的多級單元形成。例如，至少兩個或更多個的數據位是使用增加的編程狀態的數量來存儲在一個存儲單元中的，因此兩個相鄰的編程狀態之間的讀取裕量得以減少。具有這種減小的讀取裕量的閃速存儲器在讀取操作中生成的數據中造成錯誤位。

此外，從存儲單元讀取的數據可能包括由于諸如制造縮放(fabricationscaling)由相鄰的存儲單元生成的編程干擾和讀取干擾之類的物理因素引起的錯誤比特。這樣的錯誤比特可以使用諸如糾錯碼(ECC)操作之類的糾錯方法來校正。然而，即使在執行ECC操作之后沒有錯誤的情況下，檢測劣化的存儲單元也會是有用的。

發明內容

一些示例性實施例旨在提供一種控制對非易失性存儲器設備的回收的方法，其能夠提高性能和數據可靠性。

一些示例性實施例旨在提供一種操作能夠提高性能和數據可靠性的存儲設備的方法。

一些示例性實施例旨在提供能夠增強性能和數據可靠性的存儲設備。

根據示例性實施例，在控制對包括多個存儲塊的非易失性存儲器設備的回收的方法中，其中所述存儲塊中的每個存儲塊包括多頁，恢復讀取操作是當第一數據包括使用糾錯碼(ECC)操作不可校正的錯誤時，使用基于所述第一數據確定的最佳讀取電壓來對所述第一數據執行的，其中所述第一數據是從所述存儲塊中的第一存儲塊的第一頁中讀取的，以及當所述第一數據的錯誤在所述恢復讀取操作被執行后被校正時，是否執行對所述第一頁的回收是基于所述第一頁的存儲單元的閾值電壓分布來確定的，其中所述存儲單元被設置在與所述最佳讀取電壓相鄰的感興趣區域中。