[發明專利]一種SOC芯片之間的高速信息共享方法在審

申請號：	201710696675.8	申請日：	2017-08-15
公開（公告）號：	CN107463526A	公開（公告）日：	2017-12-12
發明（設計）人：	葉品勇;陳新之;岳峰	申請（專利權）人：	南京國電南自電網自動化有限公司
主分類號：	G06F15/167	分類號：	G06F15/167;G06F15/17
代理公司：	南京縱橫知識產權代理有限公司32224	代理人：	母秋松,董建林
地址：	211106 江蘇***	國省代碼：	江蘇;32
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種 soc 芯片之間高速信息共享方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種SOC芯片之間的高速信息共享方法，屬于電子芯片數據通信技術領域。

背景技術

System on Chip，簡稱SOC，即片上系統。它由微處理器(CPU)內核模塊、用戶可編程邏輯模塊(FPGA)、嵌入的存儲器控制模塊、與外部通訊的接口模塊等模塊組成。由于SOC強大的處理性能和靈活的可定制性，在嵌入式產品中得到了越來越廣泛的應用。這也必然帶來一個問題，即如何實現SOC芯片之間快速的數據通信和信息共享。

隨著技術的發展和應用需求的提升，SOC芯片被越來越多的嵌入式應用所接受，其中以XILINX和ALTERA兩家公司推出的SOC芯片最具特色，定制化功能最強。如XILINX公司推出的Zynq-7000 系列芯片配備單(雙)核 ARM Cortex-A9 微處理器，該微處理器與基于28nm工藝的Artix-7(Kintex?-7) 用戶可編程邏輯集成，通過內部AMBA-AXI4高帶寬總線互連，可實現優異的性能功耗比和最大的設計靈活性。另外，Zynq-7000 具有高達 6.25M 的用戶可編程邏輯單元以及由用戶可編程邏輯控制的6.6Gbps到12.5Gbps的串行解串收發器(Serializer and Deserializer 簡稱SerDes)，用于高速數據通信。

以往微處理器芯片之間數據通信一般是通過由微處理器控制的通信外設進行互連操作的，首先微處理器將數據直接拷貝或由微處理器調用 DMA將數據搬移至外設緩存，再由外設將數據打包后發送至對側，對側接收到報文后或直接通過中斷告知微處理器將數據拷貝搬移至內存，或由DMA搬移至內存后再通過中斷告知微處理器，這或多或少需要微處理器的參與，占用微處理器處理資源，且微處理器響應速度有限，因此通信實時性較差。

傳統微處理器芯片之間數據通信的數據流可分解為數據從內存搬移至外設緩存-外設與外設之間報文傳輸-外設緩存搬移至內存這幾個步驟。由于數據從內存搬移至外設緩存、數據的打包和解包、數據從外設緩存搬移至內存過程中都需要微處理器的參與，且微處理器對事件的響應速度有限，因此，在數據搬移過程中存在較大的處理延時和不確定性，另外也額外占用了微處理器的處理資源。

本發明針對以上缺陷設計了一種實現SOC芯片之間快速數據通信和信息共享的方法。由于傳統微處理器芯片沒有集成用戶可編程邏輯模塊，無法進行定制化設計，而SOC芯片不僅集成了高性能微處理器還配置了用戶可編程邏輯。因此，本發明實現的是基于SOC芯片之間的快速數據通信和信息共享的方法，該方法由SOC內置用戶可編程邏輯模塊實現，數據從內存搬移至外設緩存、數據的打包和解包、數據從外設緩存搬移至內存，全程都不需要微處理器的參與，減輕了微處理器的處理負擔，并且用戶可編程邏輯是并行處理系統實時處理能力強，可大大降低數據搬移過程的處理延時和不確定性。

發明內容

目的：為了克服現有技術中存在的不足，本發明提供一種SOC芯片之間的高速信息共享方法。

技術方案：為解決上述技術問題，本發明采用的技術方案為：

一種SOC芯片之間的高速信息共享方法，包括步驟如下：

步驟一：在兩側SOC芯片內存空間分別劃分“寫數據空間”和“讀數據空間”；

步驟二：用戶可編程邏輯模塊通過AXI_HP端口直接將“寫數據空間”數據搬移至高速收發器的發送FIFO；

步驟三：高速收發器將發送FIFO中的數據封裝成報文后發送給對側高速收發器；

步驟四：對側高速收發器接收到報文后解析出數據填入接收FIFO；

步驟五：對側用戶可編程邏輯模塊通過AXI_HP端口直接將高速收發器接收FIFO中的數據寫入“讀數據空間”；

步驟六：跳回步驟二，重復以上過程。

作為優選方案，所述SOC芯片采用Zynq-7000 系列SOC芯片。

作為優選方案，所述“寫數據空間”的內存空間為2K字節。