[發(fā)明專利]低雜散電感襯底及其功率半導體模塊

在審

• 申請?zhí)枺?/td>: 201710696370.7
• 申請日: 2017-08-15
• 公開（公告）號: CN107546218A
• 公開（公告）日: 2018-01-05
• 發(fā)明（設計）人: 楊賀雅;羅浩澤;梅燁
• 申請（專利權）人: 杭州浙陽電氣有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/367
• 代理公司: 杭州求是專利事務所有限公司33200
• 代理人: 林超

技術領域

本發(fā)明具體涉及一種襯底和功率半導體模塊，具體是涉及了一種安裝有多個功率半導體芯片的襯底和包括這樣襯底和功率半導體芯片的功率半導體模塊。

背景技術

對于工作在開關狀態(tài)的功率半導體模塊，關斷時的電壓尖峰(ΔV＝L×di/dt)取決于功率半導體元件關斷時的電流變化率di/dt和換流回路的雜散電感L。在功率半導體模塊關斷時，半導體元件上的電壓等于直流母線電壓Vdc與電壓尖峰ΔV之和，若該電壓超過半導體元件的額定值，則會導致元件擊穿和失效。而提高半導體元件的開關速度di/dt有利于減小模塊的開關損耗。另一方面，在半導體元件最大電壓一定的情況下，減小電壓尖峰ΔV可幫助提高模塊可允許的最大母線電壓，從而提高功率模塊的輸出功率。因此，減小功率半導體模塊的雜散電感對于提高模塊的開關頻率、減小開關損耗和提高模塊的功率密度十分重要，需要在設計功率半導體模塊時著重考慮。

功率半導體模塊的雜散電感一般包括正負連接端子的雜散電感、模塊襯底的雜散電感，以及它們之間的互感。為減小雜散電感，需要減小回路面積。對于正負連接端子，可通過(1)減小正負端子間距；(2)增加正負端子交疊面積；(3)正負端子焊盤和引腳交錯布置的方式減小雜散電感。

對于組成半橋模塊的襯底，其功率回路包括正、負和交流三個電勢區(qū)，電勢區(qū)由襯底表面的金屬敷層和用于連接金屬敷層的連接裝置組成，連接裝置可為綁定線、金屬帶等。正電勢區(qū)與交流電勢區(qū)、交流電勢區(qū)與負電勢區(qū)之間布置有功率半導體元件，并通過直接焊接或綁定線的方式與電勢區(qū)連接。正、負和交流電勢區(qū)布置有對外連接端子。功率模塊關斷時，造成電壓尖峰的關斷電流流經正極連接端子、正電勢區(qū)、上橋臂功率元件、交流電勢區(qū)、下橋臂功率元件、負電勢區(qū)和負極連接端子。要減小襯底的雜散電感需要盡量減小上述回路的面積。

由于單個功率半導體芯片通流能力有限，大容量的功率半導體模塊內部通常采用多芯片并聯的方式組成上下橋臂。對于多芯片并聯的模塊，各芯片功率回路的雜散參數不均會導致開關瞬態(tài)過程中各芯片的電流變化率不一致，影響芯片瞬態(tài)特性和熱分布，產生設計短板。因此，在設計低雜散電感襯底的過程中還應考慮并聯芯片間的空間位置分布所帶來的動態(tài)均流問題，使每塊并聯芯片的雜散電感盡量一致。

此外，功率半導體芯片是功率模塊的主要熱源，芯片過熱會引發(fā)其通流能力的退化并增加模塊的失效風險。對于緊密放置的功率半導體芯片，芯片間的傳熱行為隨芯片間距的減小而增強，因此需要限制并聯芯片放置的間距，防止芯片間的過強的熱耦合影響模塊性能。另外，對于采用強迫風冷和液冷的功率模塊，由于冷卻介質會被熱源加熱，必然會存在由于冷卻介質流動導致的串熱問題，具體表現為在同等散熱條件下靠近出水口或出風口的功率半導體芯片溫度高于入水口或進風口的功率半導體芯片。模塊內最高溫度的芯片限制了模塊的輸出功率，導致溫度較低的芯片性能不能得到完全發(fā)揮。因此，在設計低雜散電感襯底時還應考慮芯片布置所帶來的熱耦合問題。

發(fā)明內容

考慮上述技術要點，本發(fā)明提供了一種低雜散電感襯底以及具有低雜散電感襯底的功率半導體模塊，縮小了回路面積，縮小了并聯芯片間雜散參數的差異，實現了電參數和熱參數均衡的低雜散電感襯底。

本發(fā)明采用的技術方案是：

所述襯底包括多個金屬敷層及其上安裝的多個功率半導體芯片，具體包括：

第一金屬敷層，第一功率半導體芯片安裝在所述第一金屬敷層上；

第二金屬敷層，布置于第一金屬敷層旁，在第二方向的反向上與第一金屬敷層相鄰，并且通過接合裝置與第一金屬敷層上的第一功率半導體芯片相連；

第三金屬敷層，布置于第一金屬敷層旁，在第二方向上與第一金屬敷層相鄰，并且通過接合裝置與第一金屬敷層上的第一功率半導體芯片相連；

第三金屬敷層，第二功率半導體芯片安裝在所述第三金屬敷層上；第四金屬敷層，布置于第一金屬敷層旁，在第二方向上與第三金屬敷層相鄰，并且通過接合裝置與位于第三金屬敷層上的第二功率半導體芯片相連。

所述的第二方向和第一功率半導體芯片的安裝布置方向一致。

所述第一金屬敷層在第一方向和第一方向的反向上有突出于第三金屬敷層和第四金屬敷層的第一延伸結構，并且第一延伸結構突出于第三金屬敷層和第四金屬敷層的部分再沿第二方向向第三金屬敷層和第四金屬敷層延伸形成第二延伸結構，延伸長度至少使延伸部分超過第三金屬敷層。

優(yōu)選地，延伸結構突出于第三金屬敷層和第四金屬敷層的部分再第二方向向第二金屬敷層延伸。

所述的第一方向和第一功率半導體芯片的安裝布置方向相垂直。