[發明專利]一種偏置電流產生電路

有效

• 申請號: 201710693312.9
• 申請日: 2017-08-14
• 公開（公告）號: CN107300943B
• 公開（公告）日: 2018-12-11
• 發明（設計）人: 周光友
• 申請（專利權）人: 深圳市恒昌通電子有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 深圳市神州聯合知識產權代理事務所(普通合伙) 44324
• 代理人: 周松強

本發明公開了一種偏置電流產生電路，此偏置電流產生電路由兩個分支電流產生電路疊加而成，其中第一個分支電流產生電路是正溫度系數電流產生電路，另一個分支電流產生電路是負溫度系數電流產生電路。在所述的正溫度系數電流產生單元中，引出一個控制電壓到所述負溫度系數電流產生單元，用于產生負溫度系數電流，然后將所述的正溫度系數電流和負溫度系數電流疊加輸出。在所述的負溫度系數電流產生單元中，引出一個控制電壓到正溫度系數電流產生單元，用于穩定控制環路，降低了輸出電流受溫度的影響。與現有技術相比，本發明省去了三極管電路，省去了帶隙基準電路，省去了復雜的放大器電路，降低了電路面積和功耗，同時提高了電路的整體性能。

技術領域

本發明涉及集成電路領域，尤指一種偏置電流產生電路。

背景技術

常用的簡單的偏置電流產生電路，即如圖1所示，由PMOS管M3，PMOS管M4，PMOS管M5，以及NMOS管M1，NMOS管M2和電阻RB組成。由此組成的電流產生電路，和電源電壓無關，但和溫度有關。因為電阻的阻值是隨著溫度的變化而變化的。具體電流的計算公式如下：

其中，R_B是電阻阻值，μ_N是NMOS管溝道中電子的遷移率，Cox是NMOS氧化層單位面積電容量，是NMOS管M1的溝道寬度與長度之比，是NMOS管M2的溝道寬度與長度之比。因為R_B和μ_N都受溫度的影響，所以從上述公式可以看出，電路的輸出電流I_B受溫度影響非常大。

偏置電流產生電路為了實現對溫度變化的不敏感，一般都需要對電路進行溫度補償。其中通用的溫度補償方法是產生兩路偏置電流進行疊加，其中一個是正溫度系數電流，另一個是負溫度系數電流。兩路電流疊加后，總的輸出電流對溫度的變化影響較小。但是一般這種電路需要兩個溫度系數產生電路，電路復雜，電路的功耗和面積等都比較大。

發明內容

為解決上述問題，本發明提供一種偏置電流產生電路，通過兩個分支電流單元疊加而成，省去了復雜的放大器電路。降低了電路面積和功耗，提高了性能。

本發明采用的技術方案是：一種偏置電流產生電路，包括正溫度系數電流產生單元、負溫度系數電流產生單元；其中所述正溫度系數電流產生單元和負溫度系數電流產生單元相連接；其中所述正溫度系數電流產生單元產生正溫度系數電流IPTAT3，所述負溫度系數電流產生單元產生負溫度系數電流ICTAT3，且所述正溫度系數電流IPTAT3和負溫度系數電流ICTAT3疊加輸出到電流IOUT。其中所述正溫度系數電流產生單元包括第一NMOS管M1、第二NMOS管M2、第一電阻RB、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5；其中所述第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的源極分別與電源電壓VDD連接，其中所述第三PMOS管M3的漏極和柵極相互連接，所述第三PMOS管M3的柵極與第四PMOS管M4的柵極相連，所述第四PMOS管M4的柵極與第五PMOS管M5的柵極相連，且所述第五PMOS管M5的漏極與電路輸出端相連；其中所述第一NMOS管M1的漏極與第三PMOS管M3的漏極連接，所述第一NMOS管M1的源極通過第一電阻RB與地相接，所述第一NMOS管M1的柵極與第二NMOS管M2的柵極連接；所述第二NMOS管M2的源極與地相接，所述第二NMOS管M2的漏極與第四PMOS管M4的漏極相接，其中所述第二NMOS管M2的漏極和柵極分別與負溫度系數電流產生單元相接。

具體地，其中流過第三PMOS管M3源極和漏極間的電流為電流IPTAT1，所述正溫度系數電流IPTAT3流過第五PMOS管M5源極和漏極并通過電路輸出端輸出；所述電流IPTAT2流入到第二NMOS管M2產生控制電壓，并通過第二NMOS管M2的漏極輸出到負溫度系數電流產生單元，并作為負溫度系數電流產生電路的控制電壓，使得負溫度系數電流產生單元產生負溫度系數電流ICTAT3。