[發明專利]一種應用于集成芯片的LDO電路

有效

• 申請號: 201710689616.8
• 申請日: 2017-08-11
• 公開（公告）號: CN107272808B
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 何金昌;李志專;姚秀明
• 申請（專利權）人: 泉州市天龍電子科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京東方盛凡知識產權代理事務所(普通合伙) 11562
• 代理人: 牟炳彥

1.一種應用于集成芯片的LDO電路，其特征在于，包括基準電壓產生電路和誤差放大器電路，所述基準電壓產生電路為誤差放大器電路提供基準電壓，所述誤差放大器電路的輸出端連接緩沖級電路、過溫保護電路和過流保護電路，所述緩沖級電路的輸出端連接功率管，所述功率管的輸出端連接反饋電阻網絡和負載，所述誤差放大器電路接收反饋電阻網絡的反饋電壓；其中，V_ref為基準電壓產生電路提供的基準電壓，第二MOS管的柵極連接基準電壓V_ref，源極連接第一MOS管的源極和啟動MOS管的漏極，所述第一MOS管的柵極連接反饋電阻網絡提供的反饋電壓V_FB；所述啟動MOS管的柵極連接控制電壓V3，源極連接電源電壓；第一MOS管、第二MOS管的漏極分別連接第三MOS管源極和第五MOS管的漏極以及第四MOS管的源極、第六MOS管的漏極和彌勒電容的一端，第五MOS管和第六MOS管的柵極相連且源極均接地；第三MOS管和第四MOS管的柵極相連且漏極分別連接第七MOS管和第八MOS管的漏極；第七MOS管和第八MOS管的柵極相連并連接第七MOS管的漏極，兩者的源極均連接電源電壓；第九MOS管、第十三MOS管的柵極連接控制電壓V3且源極均連接電源電壓；第十MOS管、第十四MOS管的柵極相連并連接第十三MOS管的漏極、第十四MOS管的漏極、第十五MOS管的源極、第十六MOS管的漏極和功率管的柵極，兩者的源極均連接電源電壓，第九MOS管的漏極連接第十MOS管的漏極、第十二MOS管的柵極以及第十一MOS管的柵極和漏極；第十一MOS管、第十二MOS管的源極均接地；第十五MOS管的柵極連接第八MOS管的漏極且其漏極連接第十二MOS管的漏極和第十六MOS管的柵極，第十六MOS管的源極接地；功率管源極連接電源電壓，漏極為輸出端V_out且連接電阻反饋網絡的一端、彌勒電容的另一端和外接電容的一端；電阻反饋網絡另一端接地，其包括兩個串聯電阻，兩個電阻中間的電壓為反饋電壓V_FB，外接電容的另一端接地。

2.如權利要求1所述的LDO電路，其特征在于，所述啟動MOS管、第一MOS管、第二MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十三MOS管、第十四MOS管、第十五MOS管為PMOS管，所述第三MOS管、第四MOS管、第五MOS管、第六MOS管、第十一MOS管、第十二MOS管、第十六MOS管為NMOS管。