[發(fā)明專利]移位寄存器、柵極驅(qū)動電路、陣列基板

有效

• 申請?zhí)枺?/td>: 201710685926.2
• 申請日: 2017-08-11
• 公開（公告）號: CN109389926B
• 公開（公告）日: 2022-02-25
• 發(fā)明（設(shè)計）人: 梁雪波;唐秀珠;錢謙;陳帥;趙敬鵬;唐滔良;董興;熊麗軍;田振國;胡雙
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司;重慶京東方光電科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G11C19/28
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 柴亮;張?zhí)焓?/td>

本發(fā)明提供一種移位寄存器、柵極驅(qū)動電路、陣列基板，屬于柵極驅(qū)動技術(shù)領(lǐng)域，其可至少部分解決現(xiàn)有的柵極驅(qū)動電路容易導(dǎo)致顯示面板出現(xiàn)亮度不均、閃爍、殘影的問題。本發(fā)明的移位寄存器包括：上拉模塊，其與上拉節(jié)點、第一時鐘端、輸出端相連，用于在上拉節(jié)點為導(dǎo)通電平時將第一時鐘端的信號傳輸至輸出端；存儲電容，其第一極連接上拉節(jié)點，第二極連接輸出端；削角模塊，其與上拉節(jié)點、第一時鐘端、削角時鐘端、輸出端相連，用于在第一時鐘端和上拉節(jié)點均為導(dǎo)通電平時將削角時鐘端的信號傳輸至輸出端。

技術(shù)領(lǐng)域

本發(fā)明屬于柵極驅(qū)動技術(shù)領(lǐng)域，具體涉及一種移位寄存器、柵極驅(qū)動電路、陣列基板。

背景技術(shù)

為實現(xiàn)低成本和窄邊框，現(xiàn)有顯示面板(如液晶顯示面板)中，可將用于驅(qū)動?xùn)啪€的柵極驅(qū)動電路(GOA)直接制備在陣列基板(Array)中，以省去驅(qū)動芯片(IC)綁定(Bonding)及扇出區(qū)(Fan Out)等的空間占用和成本。其中，柵極驅(qū)動電路由多個級聯(lián)的移位寄存器組成，每級移位寄存器的輸出端連接對應(yīng)的柵線，并依次向各柵線輸入掃描信號(導(dǎo)通電平)。

由于每條柵線上連接很多個像素單元負載，故柵線越遠離柵極驅(qū)動電路處的信號延遲(Delay)越大，因此當(dāng)柵極驅(qū)動電路的驅(qū)動能力不足時，往往導(dǎo)致柵線不同位置的像素單元充電量不同，甚至導(dǎo)致所有像素單元整體充電不足，進而引起顯示面板亮度不均。

同時，由于柵線與數(shù)據(jù)線、像素單元等有交疊，它們之間存在寄生電容，故柵線中電平的變化會使數(shù)據(jù)線和像素單元中的信號產(chǎn)生相應(yīng)的跳變量ΔVp，而該ΔVp與柵線中電平的變化量相關(guān)。在掃描信號結(jié)束時，柵線中的電平幾乎瞬間由高電平VGH下降到低電平VGL(以導(dǎo)通電平是高電平為例)，其變化量很大，導(dǎo)致ΔVp也較大，容易引起閃爍、殘影等現(xiàn)象。

發(fā)明內(nèi)容

本發(fā)明至少部分解決現(xiàn)有的柵極驅(qū)動電路容易導(dǎo)致顯示面板出現(xiàn)亮度不均、閃爍、殘影的問題，提供一種可避免亮度不均、閃爍、殘影的移位寄存器、柵極驅(qū)動電路、陣列基板。

解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種移位寄存器，其包括：

上拉模塊，其與上拉節(jié)點、第一時鐘端、輸出端相連，用于在上拉節(jié)點為導(dǎo)通電平時將第一時鐘端的信號傳輸至輸出端；

存儲電容，其第一極連接上拉節(jié)點，第二極連接輸出端；

削角模塊，其與上拉節(jié)點、第一時鐘端、削角時鐘端、輸出端相連，用于在第一時鐘端和上拉節(jié)點均為導(dǎo)通電平時將削角時鐘端的信號傳輸至輸出端。

優(yōu)選的是，所述削角模塊包括第一晶體管、第二晶體管，其中，

所述第一晶體管的柵極連接第一時鐘端，第一極連接削角時鐘端，第二極連接第二晶體管的第一極；

所述第二晶體管的柵極連接上拉節(jié)點，第一極連接第一晶體管的第二極，第二極連接輸出端。

進一步優(yōu)選的是，所述上拉模塊包括第三晶體管，其中，

所述第三晶體管的柵極連接上拉節(jié)點，第一極連接第一時鐘端，第二極連接輸出端。

進一步優(yōu)選的是，所述移位寄存器還包括：

輸入模塊，其與上拉節(jié)點、輸入端相連，用于在輸入端的控制下將輸入端的信號傳輸至上拉節(jié)點；

復(fù)位模塊，其與上拉節(jié)點、復(fù)位端、關(guān)斷電平端相連，用于在復(fù)位端的控制下將關(guān)斷電平端的信號傳輸至上拉節(jié)點。

進一步優(yōu)選的是，所述輸入模塊包括第四晶體管，其中，

所述第四晶體管的柵極連接輸入端，第一極連接輸入端，第二極連接上拉節(jié)點；

所述復(fù)位模塊包括第五晶體管，其中，

所述第五晶體管的柵極連接復(fù)位端，第一極連接上拉節(jié)點，第二極連接關(guān)斷電平端。