[發明專利]用于并串轉換的新型鎖存器

在審

• 申請號: 201710685655.0
• 申請日: 2017-08-11
• 公開（公告）號: CN107565976A
• 公開（公告）日: 2018-01-09
• 發明（設計）人: 高靜;周游;徐江濤;史再峰;高志遠
• 申請（專利權）人: 天津大學
• 主分類號: H03M9/00
• 分類號: H03M9/00;H03K3/356
• 代理公司: 天津市北洋有限責任專利代理事務所12201
• 代理人: 劉國威

技術領域

本發明涉及集成電路領域，尤其涉及并串轉換的串口電路設計。具體講,涉及用于并串轉換的新型鎖存器。

背景技術

一個傳統的觸發器只有數據存儲的功能，不能直接完成數據的復用，一般會分別用電流模邏輯(CML)的復用器完成數據的復用，用電流模邏輯(CML)鎖存器完成數據的存儲。所以傳統的并串轉換電路結構使用觸發器作為時序電路的一部分，將會使用較多的門來實現數據的復用，將會使電路面積會有較大的消耗。在串口電路中，并串轉換是將低速的并行數據轉換成高速的串行數據。多路復用器(MUX)是并串轉換電路的重要部分，但是在大多數的并串轉換電路中應用了大量傳統觸發器(FF)來實現多路復功能和數據存儲功能，所以傳統的并串轉換電路使用的觸發器增加了電路面積的花費。

發明內容

為克服現有技術的不足，本發明旨在提出一種新的電路結構，可以實現多路復用和數據存儲的功能，在完成同樣并行數據轉換成串行數據的情況下，可以減小電路在面積上的花費。本發明采用的技術方案是，用于并串轉換的新型鎖存器，由兩個電阻R1、R2，六個PMOS管M1、M2、M3、M4、M5和M6，三個NMOS管M7、M8、M9和一個電流源I組成，連接關系如下：電流源的速出接地，輸入接節點A；NMOS管M7的柵極接P0，源極接節點A漏極接節點B，襯底接地；NMOS管M8的柵極接P1,源極接節點A，漏極接節點D，襯底接地；NMOS管M9的柵極接時鐘CLK，源極接節點A,漏極接節點C,襯底接地；PMOS管M1的柵極接IN0,源極接節點F,漏極接節點B,襯底接電源；PMOS管M2的柵極接IN0,源極接節點,漏極接節點B,襯底接電源；PMOS管M3的柵極接IN1,源極接節點F,漏極接節點,襯底接電源；PMOS管M4的柵極接IN1,源極接節點E,漏極接節點D,襯底接電源；PMOS管M5的柵極接PMOS管M6的源極,源極接節點F,漏極接節點C,襯底接電源；M6的柵極接PMOS管M5的源極,源極接節點E,漏極接節點C,襯底接電源；電阻R1的端1接電源，端2接節點F；電阻R2的端1接電源，端2接節點E；節點E和F作為輸出；三個控制信號CLK、P0、P1用于維持和選擇輸入信號，CLK的頻率是P0和P1的兩倍時鐘信號的占空比為50％，P0和P1的占空比為20％，用于分別來選擇輸入信號IN0和IN1。

當時鐘CLK為低電平的時候不管選擇信號P0和P1的電平高低，此時電路用于存儲輸入的邏輯電平IN0和IN1；當時鐘CLK為高電平時，如果選擇信號P0為高電平P1為低電平則電路輸出IN0的數據，如果選擇信號P1為高電平P0為低電平則輸出IN1的數據。

本發明的特點及有益效果是：

本發明的提出的電路結構，可以用于高速并串轉換。相比于傳統電路結構分別用復用器和鎖存器實現多路并行數據轉換為一路串行數據，本發明實現并串轉換可以在一個時鐘周期實現數據的復用和存儲，從而大大節省了電路實現所需的晶體管數量，使得芯片面積的花費減小。

附圖說明：

圖1本發明提出集復用器和鎖存器于一身的電路結構。

圖2本發明提出的電路結構運行時的時序圖。

圖3用提出的電路結構實現的4到1并串轉換電路。

具體實施方式

本發明結合傳統的電流模復用器和鎖存器其提出了一種可實現數據存儲的同時完成數據復用的電路結構，本發明提出的一種電路結構如圖一所示。本發明提出的實現數據復用和存儲的電路結構由兩個電阻R1、R2，六個PMOS管M1、M2、M3、M4、M5和M6，三個NMOS管M7、M8、M9和一個電流源I組成。各個組件的連接關系如下：電流源的速出接地，輸入接節點A；NMOS管M7的柵極接P0，源極接節點A漏極接節點B，襯底接地；NMOS管M8的柵極接P1,源極接節點A，漏極接節點D，襯底接地；NMOS管M9的柵極接CLK，源極接節點A,漏極接節點C,襯底接地；PMOS管M1的柵極接IN0,源極接節點F,漏極接節點B,襯底接電源；PMOS管M2的柵極接IN0,源極接節點,漏極接節點B,襯底接電源；PMOS管M3的柵極接IN1,源極接節點F,漏極接節點,襯底接電源；PMOS管M4的柵極接IN1,源極接節點E,漏極接節點D,襯底接電源；PMOS管M5的柵極接PMOS管M6的源極,源極接節點F,漏極接節點C,襯底接電源；M6的柵極接PMOS管M5的源極,源極接節點E,漏極接節點C,襯底接電源；電阻R1的端1接電源，端2接節點F；電阻R2的端1接電源，端2接節點E；節點E和F作為輸出。