[發(fā)明專利]一種固態(tài)硬盤RAID管理方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710685347.8
• 申請(qǐng)日: 2017-08-11
• 公開（公告）號(hào): CN107562643B
• 公開（公告）日: 2020-10-20
• 發(fā)明（設(shè)計(jì)）人: 王猛;徐偉華
• 申請(qǐng)（專利權(quán)）人: 記憶科技（深圳）有限公司
• 主分類號(hào): G06F12/02
• 分類號(hào): G06F12/02
• 代理公司: 廣東廣和律師事務(wù)所 44298
• 代理人: 董紅海

本發(fā)明公開了一種固態(tài)硬盤RAID管理方法，其特征在于建立NAND最小并發(fā)單元的虛擬映射層，保持地址映射順序分配規(guī)則；保證同一頁序號(hào)所在的條帶的Parity所對(duì)應(yīng)的頁最后分配獲得地址空間，當(dāng)獲得Parity所對(duì)應(yīng)的頁最后分配獲得地址空間時(shí)立即計(jì)算該條帶的Parity,獲得Parity馬上觸發(fā)die的并行寫入操作。通過建立NAND最小并發(fā)單元的虛擬映射層，保持地址映射順序分配規(guī)則，降低了PARITY的生成延遲，保障NAND的并發(fā)性操作，提升了SSD性能。

技術(shù)領(lǐng)域

本發(fā)明涉及固態(tài)硬盤控制技術(shù)，特別涉及一種固態(tài)硬盤RAID管理方法。

背景技術(shù)

圖1是典型的NAND組成示意圖：DIE，可獨(dú)立并發(fā)操作的單元；Block,可獨(dú)立擦除的單元，其內(nèi)各個(gè)物理位置的數(shù)據(jù)寫入后在下一次寫之前必須要將整個(gè)Block擦除；Page，讀寫單元，同一物理塊內(nèi)的Page必需按順序編程:0-1-2-3…。

圖2是常規(guī)奇偶校驗(yàn)分布示例，假設(shè)該NAND為四個(gè)DIE,每個(gè)DIE 2個(gè)Plane,將Page號(hào)相同的頁設(shè)置為一個(gè)條帶Stripe，一個(gè)RAID 5條帶包括7個(gè)有效數(shù)據(jù)頁+1個(gè)奇偶校驗(yàn)頁P(yáng)arity。為保障Parity分布對(duì)于讀性能的影響，需要周期性將Parity分布到不同Plane，Plane是一個(gè)存儲(chǔ)矩陣，包含若干個(gè)Block。以Page 0組成的條帶Stripe 0為例，Bank 0(DIE0,Plane 0)存放Parity數(shù)據(jù)，而其必需在處于同一條帶的D0_1,D0_2….D0_7的數(shù)據(jù)確定之后才能生成。而在NAND內(nèi)部，為了保障寫入的帶寬，需要遵守一些數(shù)據(jù)寫入規(guī)則，以便實(shí)現(xiàn)DIE之間的寫入并發(fā)。以圖2為例，物理地址分配依次如下：

Bank 0(DIE 0/Plane0)→Bank 1(DIE 0/Plane1)→

Bank 2(DIE 1/Plane0)→Bank 3(DIE 1/Plane1)→

Bank 4(DIE 2/Plane0)→Bank 5(DIE 2/Plane1)→

Bank 6(DIE 3/Plane0)→Bank 7(DIE 3/Plane1)

但由于Parity生成規(guī)則，導(dǎo)致NAND控制器端數(shù)據(jù)準(zhǔn)備好的次序如下：

Bank 1(DIE 0/Plane1)→

Bank 2(DIE 1/Plane0)→Bank 3(DIE 1/Plane1)→

Bank 4(DIE 2/Plane0)→Bank 5(DIE 2/Plane1)→

Bank 6(DIE 3/Plane0)→Bank 7(DIE 3/Plane1)→

Bank 0(DIE 0/Plane 0)

由于NAND特性，落在同一DIE不同Plane的操作可以并發(fā)操作。在如上序列中，DIE1/2/3的寫操作可以并發(fā)完成，但對(duì)于DIE0，由于其Plane 0/1的數(shù)據(jù)Ready時(shí)間差距較遠(yuǎn)(可能遠(yuǎn)遠(yuǎn)超過Program時(shí)間)，所以不能實(shí)現(xiàn)操作并發(fā)。

圖3是常規(guī)奇偶校驗(yàn)分布是NAND編程時(shí)序圖，為NAND控制器端實(shí)際Program時(shí)間。可見，如果Parity數(shù)據(jù)生成存在延遲時(shí),常規(guī)的每個(gè)Stripe可在一個(gè)時(shí)間片內(nèi)可以完成的并發(fā)操作，被放大到需要2個(gè)時(shí)間片內(nèi)才能完成。

發(fā)明內(nèi)容

針對(duì)以上缺陷，本發(fā)明目的是如何克服由于Parity延遲引起的降低了NAND編程的并發(fā)操作的可能性，進(jìn)而帶來NAND性能降低的問題。