[發明專利]一種MOS器件源漏與襯底間寄生電阻的建模方法

有效

• 申請號: 201710685113.3
• 申請日: 2017-08-11
• 公開（公告）號: CN107679261B
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 劉林林;郭奧;王全;周偉
• 申請（專利權）人: 上海集成電路研發中心有限公司;成都微光集電科技有限公司
• 主分類號: G06F30/32
• 分類號: G06F30/32;G06F30/392
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;陳慧弘

1.一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，包括以下步驟：

S01：建立抽取MOS襯底寄生電阻的等效測試結構，其中，所述等效測試結構包括通過叉指形式分別由金屬層連出的源極、漏極以及位于源漏外圍的襯底阱，任意兩個源漏之間形成寄生區域，該等效測試結構中電阻包括源極襯底寄生電阻Rsb、漏極襯底寄生電阻Rdb以及寄生區域電阻Rdsb；源極數量ns等于漏極數量nd，源極和漏極的寬度均為lsd，相鄰兩個源極和漏極之間間距為l，源極和漏極的長度均為w，其中，l、w、ns和lsd為該等效測試結構的版圖因子；

S02：取一組w、lsd、ns，變化l的尺寸，生成一系列等效測試結構，分別測試對應的等效測試結構阻值，以等效測試結構阻值為縱坐標，以l/w為橫坐標，繪制曲線，并對該曲線進行線性擬合，該曲線在縱坐標的截距為Rsb+Rdb，等效測試結構中Rsb＝Rdb，從而分別確定Rsb、Rdb和Rdsb；

S03：變換版圖因子w、lsd、ns，對每一組w，lsd，ns都按照S02中方法求得對應的Rsb、Rdb及Rdsb，根據等效測試結構中不同版圖因子及其對應的阻值變化規律，建立Rsb、Rdb、Rdsb的寄生電阻模型。

2.根據權利要求1所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，所述寄生區域為STI區域。

3.根據權利要求2所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，STI區域的叉指數量ng＝2*ns-1。

4.根據權利要求1所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，所述寄生區域為柵極控制的溝道區域，對等效測試結構進行阻值測試時，掃描柵極電壓使器件溝道偏置在耗盡區。

5.根據權利要求4所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，柵極的叉指數量ng＝2*ns-1。

6.根據權利要求3或5所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，Rdsb的寄生電阻模型為：其中，a、b、c、d為模型參數。

7.根據權利要求1所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，Rsb的寄生電阻模型為：其中，a、b、c、d為模型參數。

8.根據權利要求1所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，Rdb的寄生電阻模型為其中，a、b、c、d為模型參數。

9.根據權利要求1所述的一種MOS器件源漏與襯底間寄生電阻的建模方法，其特征在于，所述等效測試結構中源極和漏極的注入類型和MOS器件類型相反。