[發明專利]緩沖裝置、電子系統以及用于操作緩沖裝置的方法

在審

• 申請號: 201710684760.2
• 申請日: 2017-08-11
• 公開（公告）號: CN107729266A
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 阿克塞爾·納克爾特斯
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/0802
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 倪斌

技術領域

本發明涉及一種緩沖裝置、一種電子系統及一種用于操作緩沖裝置的方法。

背景技術

例如通信裝置或模數轉換器(ADC)的外圍裝置及一個或多個對應控制裝置(例如，微控制器)可以通過通常可訪問的存儲位置在彼此之間通信。直接存儲器訪問(DMA)是一種存儲器訪問技術，其中外圍裝置可以將數據直接傳送到存儲位置/從存儲位置直接傳送數據。通常，此存儲位置是主系統存儲器的部分，該主系統存儲器還包含程序代碼以及數據。但是，允許對主系統存儲器進行DMA可能具有缺點。舉例來說，在DMA下，由于可能將可執行代碼注入到主系統存儲器中，所以錯誤尋址(例如，存儲區域溢出或緩沖區溢出)可造成潛在的安全威脅。另外，在DMA下，主系統存儲器通常在低功率模式下保持活動，從而導致功率消耗增加。

發明內容

本發明公開一種緩沖裝置、一種電子系統及一種用于操作緩沖裝置的方法的實施例。在實施例中，緩沖裝置包括緩沖總線連接件、可連接到外圍總線的外圍總線接口、緩沖存儲器模塊及連接在緩沖總線連接件、外圍總線接口與緩沖存儲器模塊之間的緩沖存儲器控制器。緩沖總線連接件中的每一個緩沖總線連接件可連接到各自的外圍裝置。緩沖存儲器模塊包括對應于外圍裝置的存儲器段。緩沖存儲器控制器被配置成控制緩沖總線連接件、外圍總線接口與緩沖存儲器模塊之間的數據通信。

在實施例中，存儲器段中的每一個存儲器段存儲從不同外圍裝置接收到的輸入數據。

在實施例中，緩沖存儲器控制器另外被配置成阻止外圍裝置對外圍總線的訪問。

在實施例中，緩沖裝置及連接到外圍總線接口的對應處理器位于不同的功率域中。

在實施例中，緩沖存儲器控制器另外被配置成響應于通過外圍總線接口接收到的指令而設置存儲器段中的每一個存儲器段的大小。

在實施例中，緩沖存儲器控制器另外被配置成執行對緩沖存儲器模塊的存儲器段的完全擦除并且隨后改變存儲器段的大小。

在實施例中，緩沖存儲器控制器另外被配置成響應于通過外圍總線接收到的指令而限定緩沖存儲器模塊的存儲器段的訪問信息。

在實施例中，緩沖存儲器控制器另外被配置成響應于通過外圍總線接收到的指令而限定緩沖存儲器模塊的存儲器段的讀訪問信息或寫訪問信息。

在實施例中，集成電路(IC)裝置包括緩沖裝置。

在實施例中，電子系統包括外圍裝置、外圍總線、緩沖裝置及可連接到外圍總線的處理器。緩沖裝置包括緩沖總線連接件、可連接到外圍總線的外圍總線接口、緩沖存儲器模塊及連接在緩沖總線連接件、外圍總線接口與緩沖存儲器模塊之間的緩沖存儲器控制器。緩沖總線連接件中的每一個緩沖總線連接件可連接到該等外圍裝置中的各自外圍裝置。緩沖存儲器模塊包括對應于外圍裝置的存儲器段。緩沖存儲器控制器連接在緩沖總線連接件、外圍總線接口與緩沖存儲器模塊之間之間，并且被配置成控制緩沖總線連接件、外圍總線接口與緩沖存儲器模塊之間的數據通信。

在實施例中，存儲器段中的每一個存儲器段存儲從不同外圍裝置接收到的輸入數據。

在實施例中，緩沖存儲器控制器另外被配置成阻止外圍裝置對外圍總線的訪問。

在實施例中，緩沖裝置及處理器位于不同的功率域中。

在實施例中，緩沖存儲器控制器另外被配置成響應于從處理器接收到的指令而設置存儲器段中的每一個存儲器段的大小。

在實施例中，緩沖存儲器控制器另外被配置成執行對緩沖存儲器模塊的存儲器段的完全擦除并且隨后改變存儲器段的大小。

在實施例中，緩沖存儲器控制器另外被配置成響應于從處理器接收到的指令而限定緩沖存儲器模塊的存儲器段的訪問信息。

在實施例中，緩沖存儲器控制器另外被配置成響應于從處理器接收到的指令而限定緩沖存儲器模塊的存儲器段的讀訪問信息或寫訪問信息。

在實施例中，電子系統另外包括可連接到外圍總線的存儲器裝置。

在實施例中，IC裝置包括電子系統。

在實施例中，一種用于操作緩沖裝置的方法包含：通過對應的緩沖總線連接件從外圍裝置接收輸入數據，在緩沖存儲器模塊內的對應存儲器段處存儲輸入數據，及允許通過外圍總線接口對輸入數據進行已授權訪問。

根據結合附圖的以下詳細描述，本發明的實施例的其他方面及優點將變得顯而易見

附圖說明

圖1描繪根據本發明的實施例的緩沖裝置。

圖2描繪圖1中所描繪的緩沖裝置的緩沖存儲器模塊的實施例。