[發明專利]基于FPGA的LiFi信號解調方法及解調器

有效

• 申請號: 201710684394.0
• 申請日: 2017-08-11
• 公開（公告）號: CN107454028B
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 秦輝;陳金鷹;趙知春;馮光男;王麗麗;劉川;朱正模;葉柏椿;程澤;李彪;張閥東
• 申請（專利權）人: 成都理工大學
• 主分類號: H04L27/14
• 分類號: H04L27/14;H04B10/116
• 代理公司: 北京市領專知識產權代理有限公司 11590
• 代理人: 張玲

1.一種基于FPGA的LiFi信號解調方法，其特征在于，包括步驟：

接收發送端發送的信號，該信號中帶有信道空閑標志信號flg_idll和一幀數據中的幀起始標志信號，且幀起始標志信號的高電平與空閑標志信號高電平連接在一起；當空閑標志信號產生單元提取出flg_idll＝‘1’時，表示信道空閑；當提取出flg_idll＝‘0’時，表示信道在傳輸數據；

在每位傳輸數據周期T0的3T0/8時刻對串行輸入信號采樣，以幀起始標志產生單元獲得的幀起始標志信號flg_frm為一幀的開始，當flg_idll＝‘0’且Ts上升沿到后flg_frm＝‘1’，消耗掉一個Ts周期，然后采樣信號產生單元中的采樣計數器smp8cnt在flg_frm＝‘1’后開始計數，每當smp8cnt＝8時產生一個采樣信號flg_smp＝‘1’，其他時間flg_smp＝‘0’，利用采樣信號產生單元產生的采樣標志信號flg_smp的上升沿對接收的信號進行采樣，采樣周期Ts＝T2/8＝T1/4；f0為基帶頻率，T0＝1/f0；其中，T0＝T2＝2T1，T1＝1/f1，f1為傳輸二進制數“1”時載波的頻率，T2＝1/f2，f2為傳輸二進制數“0”時載波的頻率；

0/1輸出判決采樣單元判斷在3T0/8時刻采樣信號的電平，如為低就判決為“1”，如為高就判決為“0”；

‘1’和‘0’均為二進制數，分別對應于高電平和低電平；以采樣信號為驅動，利用一幀采樣個數計數單元中的計數器b9cnt，每當采樣一次，計數器b9cnt加1，計數器b9cnt最大值選取為9，采樣數據接收寄存器fsk2也為9位，在輸出時只輸出低8位有效數據，接收到的0/1數據由輸出緩存單元暫存后，以8位并行方式輸出，在b9cnt＝9時對0/1輸出判決采樣單元中的數據接收寄存器fsk2清零。

2.一種基于FPGA的LiFi信號解調器，其特征在于，包括：

空閑標志信號產生單元，用于提取發送端發送信號中攜帶的信道空閑標志信號flg_idll；當flg_idll＝‘1’時，表示信道空閑；當flg_idll＝‘0’時，表示信道在傳輸數據；發送端發送信號中幀起始標志信號的高電平與空閑標志信號高電平連接在一起；

幀起始標志產生單元，用于提取一幀數據中的幀起始標志信號；當flg_frm＝‘1’時，表示一幀信號的接收開始，當flg_frm＝‘0’時，表示一幀信號的接收完成；

采樣信號產生單元，用于在T0的3T0/8對輸入信號采樣，當flg_idll＝‘0’且Ts上升沿到后flg_frm＝‘1’，消耗掉一個Ts周期，然后采樣信號產生單元中的采樣計數器smp8cnt在flg_frm＝‘1’后開始計數，每當smp8cnt＝8時產生一個采樣信號flg_smp＝‘1’，其他時間flg_smp＝‘0’，利用設置的采樣標志信號flg_smp的上升沿對接收的信號進行采樣，采樣周期Ts＝T2/8＝T1/4；f0為基帶頻率，T0＝1/f0；其中，T0＝T2＝2T1，T1＝1/f1，f1為傳輸二進制數“1”時載波的頻率，T2＝1/f2，f2為傳輸二進制數“0”時載波的頻率；

0/1輸出判決采樣單元，用于判斷在3T0/8時刻采樣信號的電平，如為低就判決為“1”，如為高就判決為“0”；‘1’和‘0’均為二進制數；

一幀采樣個數計數單元，用于計數一幀中所接收的數據個數，內中配置有計數器b9cnt，每采樣一次，計數器b9cnt加1，計數器b9cnt最大值為9，采樣數據接收寄存器fsk2也為9位，在輸出時只輸出低8位有效數據，在b9cnt＝9時對0/1輸出判決采樣單元中的數據接收寄存器清零；

輸出緩存單元，用于存放接收到的一幀中的8位數據，并以8位并行的方式輸出fsk2ro到外部設備。