[發明專利]閃速存儲器裝置

有效

• 申請號: 201710679414.5
• 申請日: 2017-08-10
• 公開（公告）號: CN107731827B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 瑞夫·理查;史芬·拜耳;J·保羅
• 申請（專利權）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11529;H01L27/11531
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及閃速存儲器裝置，提供一種制造閃速存儲器裝置的方法，包括：提供絕緣體上硅(silicon?on?insulator；SOI)襯底，尤其是完全耗盡型絕緣體上硅(fully depleted silicon?on?insulator；FDSOI)襯底，其包括半導體塊體襯底、形成于該半導體塊體襯底上的埋置氧化物層以及形成于該埋置氧化物層上的半導體層；以及在該SOI襯底上形成存儲器裝置。在該SOI襯底上形成該閃速存儲器裝置包括形成閃速晶體管裝置以及讀取晶體管裝置。

技術領域

本發明通常涉及集成電路及半導體裝置領域，尤其涉及閃速存儲器裝置的制造，尤其涉及在FDSOI(完全耗盡型絕緣體上硅)襯底上制造閃速存儲器裝置。

背景技術

制造例如CPU(中央處理單元)、儲存裝置、專用集成電路(ASIC；applicationspecific integrated circuit)等先進集成電路需要依據特定的電路布局在給定的芯片面積上形成大量電路元件。在多種電子電路中，場效應晶體管代表一種重要類型的電路元件，其實質上確定該集成電路的性能。一般來說，目前實施多種制程技術來形成場效應晶體管(field effect transistor；FET)，其中，對于許多類型的復雜電路，MOS(金屬氧化物半導體)技術因在操作速度和/或功耗和/或成本效率方面的優越特性而成為目前最有前景的方法之一。在使用例如CMOS技術制造復雜集成電路期間，在包括結晶半導體層的襯底上形成數百萬個N溝道晶體管和P溝道晶體管。而且，在許多應用中，需要包括晶體管裝置的閃速存儲器裝置。

閃速存儲器(例如，FLASH EPROM(閃速可擦除可編程只讀存儲器)或FLASH EEPROM(閃速電性可擦除可編程只讀存儲器))是自存儲器單元(裝置)的陣列形成的半導體裝置，各單元具有浮置柵極晶體管。閃速存儲器芯片分為兩個主要類型，也就是，具有所謂“NOR”架構的閃速存儲器芯片以及具有所謂“NAND”架構的閃速存儲器芯片。可將數據寫入該陣列內的各單元，但以單元塊擦除該數據。各浮置柵極晶體管包括源極、漏極、浮置柵極以及控制柵極。該浮置柵極使用溝道熱電子以自該漏極寫入并使用隧穿(tunneling)以自該源極擦除。將該陣列的行中的各單元中的各浮置柵極的源極連接以形成源極線。在嵌入式存儲器解決方案中，存儲器單元設于邏輯裝置附近，尤其與該邏輯裝置一起位于單個(單片)硅襯底上。閃速存儲器裝置用于許多應用中，包括手持計算裝置、無線電話及數字相機，以及汽車應用。為使閃速存儲器芯片的各存儲器元件能夠保持其已經編程的物理狀態，各存儲器區域必須與其鄰近區域隔離，通常通過淺溝槽隔離實現。

針對嵌入式存儲器單元架構的各種單柵(single gate)及分柵(split gate)解決方案為已知技術。圖1出于示例目的顯示現有技術的嵌入式超級閃速單元。該單元形成于半導體襯底11上，在該半導體襯底中形成源/漏區12。該單元包括浮置柵極13、控制柵極14、擦除柵極15以及由字線形成的選擇柵極16。所有柵極都可由多晶硅制成且它們被多層絕緣結構17覆蓋。多層絕緣結構17包括形成于該些柵極的頂部及側壁上的間隙壁結構的部分。浮置柵極13形成于浮置柵極氧化物層18上方并通過隧穿氧化物層18a與擦除柵極15隔開，隧穿氧化物層18a可由與浮置柵極氧化物層18相同的材料形成。控制柵極14與浮置柵極13通過隔離層19(例如經設置以增強浮置柵極13與控制柵極14之間的電容耦合的氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)層)彼此隔開。

不過，盡管可可靠地實現在用氮氧化硅柵極介電質制造場效應晶體管(FET)的背景下的閃速單元集成，但在用于形成FET(且例如包括形成高k金屬柵極晶體管裝置)的CMOS技術中的閃速單元的集成仍帶來挑戰性問題。尤其，在完全耗盡型絕緣體上硅(fullydepleted silicon-on-insulator；FDSOI)互補金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)制造技術的背景下，非易失性存儲器單元共集成作為閃速存儲器單元需要許多額外的沉積及掩膜步驟。