[發(fā)明專利]可調(diào)整輔助電路的存儲器電路

在審

• 申請?zhí)枺?/td>: 201710662778.2
• 申請日: 2017-08-04
• 公開（公告）號: CN107945828A
• 公開（公告）日: 2018-04-20
• 發(fā)明（設(shè)計）人: 亞圖爾·卡托克
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C7/18;G11C8/14
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司11287
• 代理人: 路勇

技術(shù)領(lǐng)域

本發(fā)明實施例涉及可調(diào)整輔助電路的存儲器電路。

背景技術(shù)

靜態(tài)隨機存取存儲器(SRAM)通常用于集成電路中。SRAM胞具有在無需刷新的情況下保持數(shù)據(jù)的有利特征。SRAM胞可包含不同數(shù)目個晶體管，且因此通常以晶體管的數(shù)目指稱，例如，六晶體管(6-T)SRAM、八晶體管(8-T)SRAM和類似物。晶體管通常形成用于存儲位的數(shù)據(jù)鎖存器?？商砑宇~外晶體管以控制對晶體管的存取。SRAM胞通常布置為具有行和列的陣列。通常，SRAM胞的各行連接到字線，字線確定SRAM的行是否被選定。SRAM胞的各列連接到位線(或一對位線)，位線用于將位存儲到SRAM胞中或從SRAM胞讀取位。

隨著集成電路不斷按比例縮小，集成電路的電源電壓連同存儲器電路的電源電壓一起降低。因此，用以指示可從SRAM胞讀取位和將位寫入到SRAM胞中的可靠程度的SRAM胞的讀取容限和寫入容限降低。歸因于存在靜態(tài)噪聲，降低的讀取容限和寫入容限可引起各自讀取操作和寫入操作中的誤差。

發(fā)明內(nèi)容

本發(fā)明實施例涉及一種存儲器裝置，其包括：存儲器陣列，其包括多個位，其中所述多個位中的第一位耦合到第一輔助電路；測試引擎，其耦合到所述存儲器陣列，且經(jīng)配置以檢查各位是否為功能性的；和輔助電路調(diào)整(ACT)電路，其耦合到所述存儲器陣列和所述測試引擎，且經(jīng)配置以響應(yīng)于所述檢查而選擇性地啟動所述第一輔助電路。

本發(fā)明實施例涉及一種存儲器裝置，其包括：存儲器陣列，其包括多個位，其中所述多個位中的第一位和第二位分別耦合到第一輔助電路和第二輔助電路；測試引擎，其耦合到所述存儲器陣列，且經(jīng)配置以檢查各位是否為功能性的；和輔助電路調(diào)整(ACT)電路，其耦合到所述存儲器陣列和所述測試引擎，且經(jīng)配置以撤銷啟動所述第一輔助電路和所述第二輔助電路且響應(yīng)于所述檢查而啟動所述第一輔助電路。

本發(fā)明實施例涉及一種存儲器裝置，其包括：存儲器陣列，其包括多個位，其中所述多個位中的第一位耦合到第一輔助電路和第二輔助電路；測試引擎，其耦合到所述存儲器陣列，且經(jīng)配置以檢查各位是否為功能性的；和輔助電路調(diào)整(ACT)電路，其耦合到所述存儲器陣列和所述測試引擎，且經(jīng)配置以響應(yīng)于所述檢查而選擇性地啟動用于所述位的所述第一輔助電路和所述第二輔助電路。

附圖說明

當結(jié)合附圖閱讀時，從以下詳細描述最佳理解本揭露的方面。應(yīng)注意，各種構(gòu)件不一定按比例繪制。事實上，為清楚論述，可任意增大或減小各個構(gòu)件的尺寸。

圖1展示根據(jù)一些實施例的存儲器裝置100的示范性框圖。

圖2展示根據(jù)一些實施例的圖1的存儲器裝置100的示范性電路圖。

圖3展示根據(jù)一些實施例的圖1的存儲器裝置的輔助電路調(diào)整(ACT)電路的示范性電路圖。

圖4展示根據(jù)一些實施例的操作圖3的ACT電路的示范性波形。

具體實施方式

以下揭露描述用于實施本標的物的不同特征的各種示范性實施例。下文描述組件和布置的特定實例以簡化本揭露。當然，這些實例僅為實例且并不希望為限制性的。例如，將了解，當一元件被稱為“連接到”或“耦合到”另一元件時，其可直接連接到或耦合到所述另一元件，或可存在一或多個中介元件。

如上文所述，隨著集成電路不斷按比例縮小，集成電路的電源電壓連同存儲器裝置的電源電壓一起降低。已探索用以降低VCC_min(它是可靠讀取操作和寫入操作所需的最小電源電壓VCC)以適應(yīng)不斷減小的電源電壓的各種方法。例如，在低電源供應(yīng)電壓，在存儲器裝置中使用多種寫入輔助電路以改善胞寫入能力，所述電路例如(舉例來說)字線升壓輔助電路、負位線輔助電路等；類似地，也在存儲器裝置中使用多種讀取輔助電路以改善胞讀取能力，所述電路例如(舉例來說)字線下降輔助電路、Vdd升壓輔助電路等。然而，在存儲器裝置中使用的現(xiàn)有輔助電路始終在作用中，這消耗存儲器裝置的額外有效功率。因此，使用上文描述的輔助電路的現(xiàn)有存儲器裝置尚未完全令人滿意。