[發(fā)明專(zhuān)利]半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710660942.6
• 申請(qǐng)日: 2017-08-04
• 公開(kāi)（公告）號(hào): CN108630596B
• 公開(kāi)（公告）日: 2022-01-11
• 發(fā)明（設(shè)計(jì)）人: 志摩真也;高野英治;久米一平;野田有輝
• 申請(qǐng)（專(zhuān)利權(quán)）人: 東芝存儲(chǔ)器株式會(huì)社
• 主分類(lèi)號(hào): H01L21/768
• 分類(lèi)號(hào): H01L21/768
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 楊林勛

本發(fā)明的實(shí)施方式提供一種半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置。所述制造方法是將第1、第2半導(dǎo)體襯底積層，該第1半導(dǎo)體襯底具有包含半導(dǎo)體元件的第1面及位于該第1面的相反側(cè)的第2面，該第2半導(dǎo)體襯底具有包含半導(dǎo)體元件的第3面及位于該第3面的相反側(cè)的第4面。從第2面起進(jìn)行蝕刻而形成從該第2面到達(dá)至第1面的第1接觸孔，并且在第2面中的第1區(qū)域形成第1槽。形成被覆第1槽的第1掩模材料。將第1掩模材料用作掩模，在第1接觸孔內(nèi)形成第1金屬電極。在去除第1掩模材料之后，將第1區(qū)域切斷。

[相關(guān)申請(qǐng)]

本申請(qǐng)享有以日本專(zhuān)利申請(qǐng)2017-56174號(hào)(申請(qǐng)日：2017年3月22日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)是通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置。

背景技術(shù)

開(kāi)發(fā)有通過(guò)將多個(gè)半導(dǎo)體芯片積層，來(lái)減少半導(dǎo)體裝置整體的占有面積的技術(shù)。被積層的半導(dǎo)體芯片彼此是通過(guò)被稱(chēng)為T(mén)SV(Through-Silicon Via，硅穿孔)的貫通金屬而電連接。

這種半導(dǎo)體裝置以往是通過(guò)如下方法制造，也就是在通過(guò)切割而由半導(dǎo)體晶片單片化為半導(dǎo)體芯片之后，將多個(gè)半導(dǎo)體芯片積層。另一方面，考慮有在將多個(gè)半導(dǎo)體晶片積層之后一起進(jìn)行切割。但是，如果對(duì)積層的多個(gè)半導(dǎo)體晶片同時(shí)進(jìn)行切割，則存在積層內(nèi)部的電路等易因碎片或龜裂等而受到損傷的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式提供一種能夠一邊抑制半導(dǎo)體晶片的損傷，一邊在將多個(gè)半導(dǎo)體晶片積層之后一起進(jìn)行單片化的半導(dǎo)體裝置的制造方法及半導(dǎo)體裝置。

本實(shí)施方式的半導(dǎo)體裝置的制造方法是將第1半導(dǎo)體襯底與第2半導(dǎo)體襯底積層，該第1半導(dǎo)體襯底具有包含半導(dǎo)體元件的第1面及位于該第1面的相反側(cè)的第2面，該第2半導(dǎo)體襯底具有包含半導(dǎo)體元件的第3面及位于該第3面的相反側(cè)的第4面。從第 1半導(dǎo)體襯底的第2面起進(jìn)行蝕刻而形成從該第2面到達(dá)至第1面的第1接觸孔，并且在第1半導(dǎo)體襯底的第2面中的第1區(qū)域形成第1槽。形成被覆第1槽的第1掩模材料。將第1掩模材料用作掩模而在第1接觸孔內(nèi)形成第1金屬電極。在去除第1掩模材料之后，將第1半導(dǎo)體襯底的第1區(qū)域切斷。

附圖說(shuō)明

圖1(A)及(B)、圖2(A)及(B)、圖3(A)及(B)、圖4(A)及(B)、圖5(A)及(B)、圖6(A) 及(B)、圖7(A)及(B)、圖8是表示第1實(shí)施方式的半導(dǎo)體裝置的制造方法之一例的剖視圖。

圖9(A)～(D)是表示第1槽TRb的布局的示例的俯視圖。

圖10(A)～(D)是表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一例的剖視圖。

圖11(A)～(F)是表示第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一例的剖視圖。

圖12(A)及(B)、圖13(A)及(B)、圖14(A)及(B)、圖15(A)及(B)、圖16、圖17、圖 18是表示第4實(shí)施方式的半導(dǎo)體裝置的制造方法的一例的剖視圖。

圖19是表示第1實(shí)施方式的變化例的半導(dǎo)體裝置的制造方法的一例的剖視圖。

具體實(shí)施方式

以下，參照附圖，對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。本實(shí)施方式并非限定本發(fā)明。在以下的實(shí)施方式中，半導(dǎo)體襯底的上下方向是表示在將供設(shè)置半導(dǎo)體元件的正面或其相反側(cè)的背面設(shè)為上的情況下的相對(duì)方向，有時(shí)與按照重力加速度的上下方向不同。

(第1實(shí)施方式)