[發(fā)明專利]半導體結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201710660042.1
• 申請日: 2017-08-04
• 公開（公告）號: CN109390398A
• 公開（公告）日: 2019-02-26
• 發(fā)明（設(shè)計）人: 陳永翔;楊怡箴
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/08
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種半導體結(jié)構(gòu)，包括：

一基板，具有一上表面；

一第一源極/漏極區(qū)，設(shè)置于該基板之中，該第一源極/漏極區(qū)包括一第一區(qū)和一第二區(qū)，該第二區(qū)位于該第一區(qū)之下；

一第二源極/漏極區(qū)，設(shè)置于該基板之中，其中，該第二源極/漏極區(qū)與該第一源極/漏極區(qū)相對設(shè)置；

一通道摻雜區(qū)，設(shè)置于該基板之中，位于該第一源極/漏極區(qū)與該第二源極/漏極區(qū)之間；以及

一柵極結(jié)構(gòu)，設(shè)置于該基板之上，其中，該柵極結(jié)構(gòu)設(shè)置于該通道摻雜區(qū)之上；

其中，在平行于該基板該上表面的一投影面中，該第一源極/漏極區(qū)的該第二區(qū)與該柵極結(jié)構(gòu)分離；且

其中，該第一源極/漏極區(qū)、該第二源極/漏極區(qū)、和該通道摻雜區(qū)具有相同的導電類型。

2.如權(quán)利要求1項所述的半導體結(jié)構(gòu)，其中，該第一源極/漏極區(qū)的該第一區(qū)之中至少一部分具有一總摻雜濃度，該總摻雜濃度大于該第一源極/漏極區(qū)的該第二區(qū)的一摻雜濃度。

3.如權(quán)利要求1項所述的半導體結(jié)構(gòu)，其中，在平行于該基板該上表面的該投影面中，該第一源極/漏極區(qū)的該第二區(qū)以一距離與該柵極結(jié)構(gòu)分離，該距離小于該第一源極/漏極區(qū)或該第二源極/漏極區(qū)的一寬度。

4.如權(quán)利要求1項所述的半導體結(jié)構(gòu)，其中，該第一源極/漏極區(qū)還包括一第三區(qū)，該第三區(qū)位于該第一區(qū)之下，該第三區(qū)與該第二區(qū)分離。

5.如權(quán)利要求4項所述的半導體結(jié)構(gòu)，其中，該第一區(qū)之中至少一部分具有一總摻雜濃度，該總摻雜濃度大于該第二區(qū)的一摻雜濃度和該第三區(qū)的一摻雜濃度。

6.如權(quán)利要求4項所述的半導體結(jié)構(gòu)，其中，在平行于該基板該上表面的該投影面中，該第二區(qū)以一距離與該第三區(qū)分離，該距離小于該第一源極/漏極區(qū)或該第二源極/漏極區(qū)的一寬度。

7.如權(quán)利要求1項所述半導體結(jié)構(gòu)，還包括：

一第一源極/漏極觸點，設(shè)置于該第一源極/漏極區(qū)之中，其中，該第一源極/漏極觸點的一摻雜濃度大于該第一源極/漏極區(qū)的一摻雜濃度；以及

一第二源極/漏極觸點，設(shè)置于該第二源極/漏極區(qū)之中，其中，該第二源極/漏極觸點的一摻雜濃度大于該第二源極/漏極區(qū)的一摻雜濃度；

其中，該第一源極/漏極觸點和該第二源極/漏極觸點具有與該第一源極/漏極區(qū)、該第二源極/漏極區(qū)、和該通道摻雜區(qū)相同的導電類型。

8.如權(quán)利要求1項所述的半導體結(jié)構(gòu)，包括一耗盡型MOSFET，該耗盡型MOSFET包括該第一源極/漏極區(qū)、該第二源極/漏極區(qū)、該通道摻雜區(qū)、和該柵極結(jié)構(gòu)。

9.如權(quán)利要求8項所述的半導體結(jié)構(gòu)，其中，該耗盡型MOSFET具有負的閾值電壓。

10.如權(quán)利要求8項所述的半導體結(jié)構(gòu)，具有一存儲單元區(qū)和一周邊區(qū)，其中，該半導體結(jié)構(gòu)包括：

一字線，耦接至設(shè)置于該存儲單元區(qū)之中的存儲單元；以及

一開關(guān)，耦接至該字線，該開關(guān)包括該耗盡型MOSFET。