[發明專利]半導體結構及其制造方法

有效

• 申請號: 201710658939.0
• 申請日: 2017-08-04
• 公開（公告）號: CN109390225B
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 高志明;吳榮根;張翰文;陳俊旭;何游俊
• 申請（專利權）人: 世界先進積體電路股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423;H01L29/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 湯在彥;郭曉宇

本發明提出一種半導體結構及其制造方法，其中半導體結構的制造方法包含提供半導體基底，在半導體基底中形成溝槽，以第一半導體材料填滿溝槽，第一半導體材料不具有摻雜物，在第一半導體材料上形成第二半導體材料，第二半導體材料中含有摻雜物，以及實施熱處理，使得第二半導體材料中的摻雜物擴散至第一半導體材料中，以形成摻雜的第三半導體材料于該溝槽內。通過本發明的半導體結構制造方法所形成的半導體結構，孔隙或管道不會形成于溝槽內的半導體材料中，并且在熱處理之后形成摻雜的半導體材料于溝槽內，藉此避免在后續工藝中所使用的材料流入溝槽內的摻雜的半導體材料的孔隙或管道中所引起的問題，因此提升了半導體裝置的可靠度。

技術領域

本發明實施例有關于半導體制造技術，且特別有關于具有摻雜的半導體材料填充于溝槽內的半導體結構及其制造方法。

背景技術

半導體集成電路工業在過去數十年間經歷了快速的成長。半導體材料與制造技術的進步使得元件尺寸越來越小，其制造也越來越復雜。由于半導體工藝技術的進步，使得半導體元件微縮化和效能提升方面的進步得以實現。在半導體制造發展的歷程中，由于能夠可靠地制造出的最小元件的尺寸越來越小，所以單位面積上可互連的元件數量越來越多。

半導體集成電路工業為了有效降低半導體元件尺寸，一般通過光刻技術和刻蝕工藝形成垂直于基底表面的溝槽于基底中，并且在溝槽內填充材料或是形成膜層以作為半導體元件的一部分。舉例而言，在溝槽內填充絕緣材料作為淺溝槽隔離(shallow trenchisolation，STI)。

雖然半導體集成電路工業已做出了許多發展以致力于元件尺寸的縮小，然而，當最小元件的尺寸持續縮小時，許多挑戰隨之而生。舉例而言，隨著溝槽寬度縮小(或深寬比增加)，缺陷例如空隙或通管可能會形成于溝槽內的材料中，這導致半導體裝置的可靠度下降。因此，業界仍需要改進半導體裝置的制造方法，以克服元件尺寸縮小所產生的問題。

發明內容

本發明的一些實施例提供半導體結構的制造方法，此方法包含提供半導體基底，在半導體基底中形成溝槽，以第一半導體材料填滿溝槽，其中第一半導體材料不具有摻雜物，在第一半導體材料上形成第二半導體材料，其中第二半導體材料中含有摻雜物，以及實施熱處理，使得第二半導體材料中的摻雜物擴散至第一半導體材料中，以形成摻雜的第三半導體材料于溝槽內。

本發明的一些實施例提供半導體結構，此結構包含半導體基底，溝槽設置于半導體基底中，以及摻雜的半導體材料，填充于溝槽內，此摻雜的半導體材料的頂面與半導體基底的頂面共平面，且此摻雜的半導體材料中的摻雜物在溝槽的深度方向上具有漸減的濃度梯度。

本發明的有益效果在于，通過本發明的半導體結構制造方法所形成的半導體結構，孔隙或管道不會形成于溝槽內的半導體材料中，并且在熱處理之后形成摻雜的半導體材料于溝槽內，藉此避免在后續工藝中所使用的材料(例如刻蝕劑、光刻膠、介電質、金屬等)流入溝槽內的摻雜的半導體材料的孔隙或管道中所引起的問題。因此，提升了半導體裝置的可靠度，例如較低的柵極漏電流。

為讓本發明的一些實施例的特征和優點能更明顯易懂，下文特舉出一些實施例，并配合所附圖式，作詳細說明如下。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1A至圖1D為一些實施例的形成半導體結構的方法的各個中間階段的剖面示意圖。

圖2A至圖2D為根據本發明的一些實施例，形成半導體結構的方法的各個中間階段的剖面示意圖。

圖2E為根據本發明的一些實施例，顯示具有溝槽式柵極的半導體裝置的剖面示意圖。