[發(fā)明專利]用于通用大范圍電平移位的裝置和方法

有效

• 申請?zhí)枺?/td>: 201710658455.6
• 申請日: 2017-08-03
• 公開（公告）號: CN107689791B
• 公開（公告）日: 2019-10-15
• 發(fā)明（設(shè)計(jì)）人: 阿克塔·瓦西姆·阿拉姆;A·K·斯里瓦斯塔瓦;庫納·吉利施·班諾
• 申請（專利權(quán)）人: ARM有限公司;安謀科技（中國）有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周泉

1.一種用于將來自第一電壓域的第一輸入信號轉(zhuǎn)換為針對第二電壓域的輸出信號的裝置，所述裝置被配置為在所述第一電壓域內(nèi)或所述第二電壓域內(nèi)操作，所述裝置包括：

輸入驅(qū)動器電路，被配置為基于由所述輸入驅(qū)動器電路接收的所述第一輸入信號和控制信號產(chǎn)生第二輸入信號；

選擇電路，被配置為基于所述控制信號產(chǎn)生選擇信號；

交叉耦合電路，被配置為在中間節(jié)點(diǎn)處基于所述第一輸入信號、所述第二輸入信號和所述選擇信號產(chǎn)生電平移位信號，其中，所述交叉耦合電路包括第一對并聯(lián)晶體管和第二對并聯(lián)晶體管；以及

輸出驅(qū)動器電路，被配置為基于所述電平移位信號產(chǎn)生針對所述第二電壓域的所述輸出信號。

2.根據(jù)權(quán)利要求1所述的裝置，其中，所述裝置還包括：放電電路，被配置為基于所述選擇信號對所述中間節(jié)點(diǎn)進(jìn)行放電。

3.根據(jù)權(quán)利要求1所述的裝置，其中，所述交叉耦合電路還包括：

第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管和第五PMOS晶體管；

第一NMOS晶體管和第二NMOS晶體管。

4.根據(jù)權(quán)利要求3所述的裝置，其中，所述第一對并聯(lián)晶體管包括并聯(lián)耦合的第六PMOS晶體管和第三NMOS晶體管，并且所述第二對并聯(lián)晶體管包括并聯(lián)耦合的第七PMOS晶體管和第四NMOS晶體管。

5.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一對并聯(lián)晶體管和所述第二對并聯(lián)晶體管使得能夠?qū)崿F(xiàn)所述交叉耦合電路中的一個或多個PMOS晶體管的柵源電壓(Vgs)，其中，所述柵源電壓足以使得能夠避免所述一個或多個PMOS晶體管的亞穩(wěn)定狀態(tài)。

6.根據(jù)權(quán)利要求1所述的裝置，其中，所述輸入驅(qū)動器電路、所述選擇電路、所述交叉耦合電路和所述輸出驅(qū)動器電路均包括厚柵極氧化物TGO晶體管。

7.根據(jù)權(quán)利要求1所述的裝置，其中，轉(zhuǎn)換所述第一輸入信號包括：基于由所述裝置接收的所述第一輸入信號執(zhí)行上移操作和下移操作之一。

8.根據(jù)權(quán)利要求7所述的裝置，其中，當(dāng)執(zhí)行所述上移操作時，所述第一輸入信號的所述第一電壓域的電壓小于所述第二電壓域的電壓。

9.根據(jù)權(quán)利要求7所述的裝置，其中，當(dāng)執(zhí)行所述下移操作時，所述第一輸入信號的所述第一電壓域的電壓大于所述第二電壓域的電壓。

10.根據(jù)權(quán)利要求1所述的裝置，

其中，所述選擇電路包括第一反相器，所述第一反相器的輸出端耦合到所述交叉耦合電路并且所述第一反相器的輸入端用于接收所述控制信號；

所述輸入驅(qū)動器電路包括第二反相器，所述第二反相器的輸出端耦合到所述交叉耦合電路并且所述第二反相器的輸入端用于接收所述第一輸入信號；以及

所述輸出驅(qū)動器包括：

第三反相器，所述第三反相器的輸入端耦合到所述交叉耦合電路以接收所述電平移位信號；以及

第四反相器，所述第四反相器的輸入端耦合到所述第三反相器并且所述第四反相器的輸出端用于提供針對所述第二電壓域的所述輸出信號，其中，所述第四反相器的輸入端接收中間移位信號。

11.根據(jù)權(quán)利要求1所述的裝置，其中，所述裝置與轉(zhuǎn)換范圍相關(guān)聯(lián)，所述轉(zhuǎn)換范圍包括近似等于0.8伏和3.5伏的電壓以及位于0.8伏和3.5伏之間的電壓。

12.根據(jù)權(quán)利要求1所述的裝置，其中，所述裝置是工藝技術(shù)的標(biāo)準(zhǔn)單元庫的一部分。