[發明專利]一種構建用于集成電路設計的時鐘樹的方法及裝置

有效

• 申請號: 201710657076.5
• 申請日: 2017-08-03
• 公開（公告）號: CN109388813B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 陳訓亮
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: G06F30/396
• 分類號: G06F30/396;G06F30/398
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 姜春咸;馮建基

一種構建用于集成電路設計的時鐘樹的方法，包括：通過對長完時鐘樹網表里的寄存器進行時序分析，確定出該網表中出現建立時間違例的目標寄存器組；在源時鐘接口下插入一個用于引導時鐘樹生成方向的時鐘緩沖器，所述時鐘緩沖器擺放位置為靠近所述目標寄存器組的區域。一種構建用于集成電路設計的時鐘樹的裝置，本方案可以解決在芯片設計中修復長時鐘樹過長導致的建立時間違例問題。

技術領域

本發明實施例涉及但不限于集成電路技術領域，尤指一種構建用于集成電路設計的時鐘樹的方法及裝置。

背景技術

芯片制造工藝不斷發展，尤其是深亞微米技術的發展，使單位面積的晶片可以集成更多的門電路，甚至具有一定功能的整個系統都可以集成到一個芯片中，隨著消費類電子的蓬勃發展，消費類芯片越來越廣泛地采用片上系統設計技術，芯片規模越來越大，功能越來越復雜，速度越來越快，集成的IP(知識產權)也越來越多，而且開發周期也越來越短，那么在有建立(setup)?時間違例問題的時候，如果后端能通過調整時鐘樹來解決而不用迭代到開發人員優化代碼，那就可以大大縮短整個設計時間。

其中，建立時間是指在寄存器的時鐘信號上升沿到來之前，數據信號穩定不變的時間，如果時序路徑延遲太大，建立時間不夠，數據不能被準確打入寄存器，就會導致建立時間違例。

傳統修復建立時間違例的方法是在開發人員優化數據路徑上的邏輯，或者后端人員用delay(延遲)更小的其他VT?cell(閾值電壓單元)來替換delay?較大的cell。第一種需要迭代到開發那邊優化，設計周期會拉長，第二種會給芯片功耗或成本上帶來影響。

發明內容

本發明實施例提供一種構建用于集成電路設計的時鐘樹的方法及裝置，以解決在芯片設計中修復長時鐘樹過長導致的建立時間違例問題。

一種構建用于集成電路設計的時鐘樹的方法，包括：

通過對長完時鐘樹網表里的寄存器進行時序分析，確定出該網表中出現建立時間違例的目標寄存器組；

在源時鐘接口下插入一個用于引導時鐘樹生成方向的時鐘緩沖器，所述時鐘緩沖器擺放位置為靠近所述目標寄存器組的區域。

可選地，插入的所述時鐘緩沖器距所述源時鐘接口的距離小于所述時鐘樹自然生長需增加時鐘緩沖器的默認距離。

可選地，所述在源時鐘接口上插入一個用于引導時鐘樹生成方向的時鐘緩沖器后，還包括：

對當前長完時鐘樹網表進行時序分析，如所述目標寄存器組中還存在建立時間違例的目標寄存器，則返回到長時鐘樹之前的階段，在所述目標寄存器的時鐘端插入時鐘緩沖器，插入時鐘緩沖器的個數根據所述目標寄存器的建立時間違例的大小確定，然后重新開始長時鐘樹。

可選地，所述重新開始長時鐘樹后，還包括：

移除在所述目標寄存器的時鐘端插入的時鐘緩沖器。

可選地，所述源時鐘位于不可關斷區域，所述經過布局的網表里的寄存器位于可關斷區域，插入的所述時鐘緩沖器位于可關斷區域。

一種構建用于集成電路設計的時鐘樹的裝置，其中，包括：

分析模塊，用于通過對長完時鐘樹網表里的寄存器進行時序分析，確定出該網表中出現建立時間違例的目標寄存器組；

生長模塊，用于在源時鐘接口下插入一個用于引導時鐘樹生長方向的時鐘緩沖器，所述時鐘緩沖器擺放位置為靠近所述目標寄存器組的區域。

可選地，所述生長模塊，插入的所述時鐘緩沖器距所述源時鐘接口的距離小于所述時鐘樹自然生長時需增加時鐘緩沖器的默認距離。