[發(fā)明專利]一種深度學(xué)習(xí)網(wǎng)絡(luò)的網(wǎng)絡(luò)結(jié)構(gòu)確定方法及裝置

有效

• 申請?zhí)枺?/td>: 201710656729.8
• 申請日: 2017-08-03
• 公開（公告）號: CN109389215B
• 公開（公告）日: 2020-07-31
• 發(fā)明（設(shè)計）人: 黃崇基
• 申請（專利權(quán)）人: 杭州海康威視數(shù)字技術(shù)股份有限公司
• 主分類號: G06N3/08
• 分類號: G06N3/08
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 馬敬;項京

1.一種深度學(xué)習(xí)網(wǎng)絡(luò)的網(wǎng)絡(luò)結(jié)構(gòu)確定方法，其特征在于，所述方法包括：

針對深度學(xué)習(xí)網(wǎng)絡(luò)中的指定網(wǎng)絡(luò)層，獲取處理器中寄存器的寄存器位寬，以及輸入量中元素的元素位寬，其中，所述處理器用于運行深度學(xué)習(xí)網(wǎng)絡(luò)，所述寄存器用于存儲所述指定網(wǎng)絡(luò)層待運算的輸入量；

根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)，其中，所述預(yù)設(shè)關(guān)系式為寄存器位寬、元素位寬與網(wǎng)絡(luò)層的規(guī)格參數(shù)所滿足的關(guān)系式，所述規(guī)格參數(shù)為滑窗參數(shù)或者輸入通道數(shù)或者輸入量的個數(shù)；在所述規(guī)格參數(shù)為滑窗參數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與滑窗參數(shù)的乘積為寄存器位寬的正整數(shù)倍；在所述規(guī)格參數(shù)為輸入通道數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與輸入通道數(shù)的乘積為寄存器位寬的正整數(shù)倍；在所述規(guī)格參數(shù)為輸入量的個數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與輸入量的個數(shù)的乘積為寄存器位寬的正整數(shù)倍；

根據(jù)所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)，確定所述深度學(xué)習(xí)網(wǎng)絡(luò)的網(wǎng)絡(luò)結(jié)構(gòu)。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述確定所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)的步驟之前，所述方法還包括：

獲取所述寄存器存儲所述輸入量中各元素的存儲順序；

根據(jù)所述存儲順序，確定與所述存儲順序?qū)?yīng)的所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)為網(wǎng)絡(luò)層的滑窗參數(shù)，或者網(wǎng)絡(luò)層的輸入通道數(shù)，或者網(wǎng)絡(luò)層的輸入量的個數(shù)；

所述根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)的步驟，包括：

根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的滑窗參數(shù)或輸入通道數(shù)或輸入量的個數(shù)。

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述存儲順序為：先存儲一個輸入量中一個輸入通道的各元素的第一順序，或者，先存儲一個輸入量中一個位置的各通道的元素的第二順序，或者，先存儲各輸入量中相同輸入通道相同位置的元素的第三順序；

所述確定所述指定網(wǎng)絡(luò)層的滑窗參數(shù)或輸入通道數(shù)或輸入量的個數(shù)的步驟，包括：

在所述存儲順序為第一順序時，確定所述指定網(wǎng)絡(luò)層的滑窗參數(shù)；

在所述存儲順序為第二順序時，確定所述指定網(wǎng)絡(luò)層的輸入通道數(shù)；

在所述存儲順序為第三順序時，確定所述指定網(wǎng)絡(luò)層的輸入量的個數(shù)。

4.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，在所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)為網(wǎng)絡(luò)層的滑窗參數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與網(wǎng)絡(luò)層的滑窗參數(shù)的乘積為寄存器位寬的正整數(shù)倍；

所述根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的滑窗參數(shù)的步驟，包括：

根據(jù)所述寄存器位寬、所述元素位寬，以及元素位寬與網(wǎng)絡(luò)層的滑窗參數(shù)的乘積為寄存器位寬的正整數(shù)倍，計算得到所述指定網(wǎng)絡(luò)層的滑窗參數(shù)。

5.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，在所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)為網(wǎng)絡(luò)層的輸入通道數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與網(wǎng)絡(luò)層的輸入通道數(shù)的乘積為寄存器位寬的正整數(shù)倍；

所述根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的輸入通道數(shù)的步驟，包括：

根據(jù)所述寄存器位寬、所述元素位寬，以及元素位寬與網(wǎng)絡(luò)層的輸入通道數(shù)的乘積為寄存器位寬的正整數(shù)倍，計算得到所述指定網(wǎng)絡(luò)層的輸入通道數(shù)。

6.根據(jù)權(quán)利要求2或3所述的方法，其特征在于，在所述指定網(wǎng)絡(luò)層的規(guī)格參數(shù)為網(wǎng)絡(luò)層的輸入量的個數(shù)時，所述預(yù)設(shè)關(guān)系式為：元素位寬與網(wǎng)絡(luò)層的輸入量的個數(shù)的乘積為寄存器位寬的正整數(shù)倍；

所述根據(jù)所述寄存器位寬、所述元素位寬，以及預(yù)設(shè)關(guān)系式，確定所述指定網(wǎng)絡(luò)層的輸入量的個數(shù)的步驟，包括：

根據(jù)所述寄存器位寬、所述元素位寬，以及元素位寬與網(wǎng)絡(luò)層的輸入量的個數(shù)的乘積為寄存器位寬的正整數(shù)倍，計算得到所述指定網(wǎng)絡(luò)層的輸入量的個數(shù)。