[發明專利]一種基于跳變檢錯結構的時序錯誤檢測單元

有效

• 申請號: 201710656309.X
• 申請日: 2017-08-03
• 公開（公告）號: CN107425841B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 賀雅娟;楊家興;張子驥;張岱南;邢彥;衣溪琳;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/00
• 分類號: H03K19/00;H03K19/003
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種基于跳變檢錯結構的時序錯誤檢測單元，其特征在于，包括時序檢測部分和數據采樣部分，

所述時序檢測部分包括第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M4)、第四PMOS管(M7)、第一NMOS管(M3)、第二NMOS管(M5)、第三NMOS管(M6)和第四NMOS管(M8)，

第一PMOS管(M1)的柵極連接第一NMOS管(M3)的柵極并作為所述時序錯誤檢測單元的數據輸入端，其漏極接第二PMOS管(M2)的源極和第三PMOS管(M4)的柵極；

第二PMOS管(M2)的柵極作為第一時鐘控制端，其漏極接第一NMOS管(M3)的漏極和第二NMOS管(M5)的柵極；第二NMOS管(M5)的漏極接第三PMOS管(M4)的漏極；

第三NMOS管(M6)的柵極作為第二時鐘控制端，其漏極接第一NMOS管(M3)和第二NMOS管(M5)的源極以及第四PMOS管(M7)和第四NMOS管(M8)的柵極；

第四PMOS管(M7)的漏極接第四NMOS管(M8)的漏極并輸出時序錯誤信號(error)；

第一PMOS管(M1)、第三PMOS管(M4)和第四PMOS管(M7)的源極接電源電壓，第三NMOS管(M6)和第四NMOS管(M8)的源極接地；

所述數據采樣部分包括第五PMOS管(M9)、第六PMOS管(M11)、第七PMOS管(M13)、第八PMOS管(M15)、第五NMOS管(M10)、第六NMOS管(M12)、第七NMOS管(M14)和第八NMOS管(M16)，

第五PMOS管(M9)和第五NMOS管(M10)的源極連接所述時序錯誤檢測單元的數據輸入端，第七PMOS管(M13)的柵極連接第五PMOS管(M9)和第五NMOS管(M10)的漏極、第六PMOS管(M11)和第六NMOS管(M12)的源極以及第七NMOS管(M14)的柵極，其漏極連接第七NMOS管(M14)的漏極以及第八PMOS管(M15)和第八NMOS管(M16)的柵極并輸出反相數據輸出信號；

第六PMOS管(M11)的漏極連接第六NMOS管(M12)、第八PMOS管(M15)和第八NMOS管(M16)的漏極并輸出數據輸出信號；

第五PMOS管(M9)和第六NMOS管(M12)的柵極連接所述第二時鐘控制端，第五NMOS管(M10)和第六PMOS管(M11)的柵極互連并作為第三時鐘控制端；

第七PMOS管(M13)和第八PMOS管(M15)的源極接電源電壓，第七NMOS管(M14)和第八NMOS管(M16)的源極接地；

所述第三時鐘控制端連接本地時鐘信號，所述第一時鐘控制端連接冗余電荷放電時鐘信號，所述第二時鐘控制端連接檢錯窗口時鐘信號，所述冗余電荷放電時鐘信號與所述本地時鐘信號反相，所述檢錯窗口時鐘信號由所述冗余電荷放電時鐘信號延時得到。