[發明專利]一種傳輸門結構的多位多值絕熱乘法器

有效

• 申請號: 201710654770.1
• 申請日: 2017-08-03
• 公開（公告）號: CN107634750B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 張躍軍;汪鵬君;丁代魯;王佳偉
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/00
• 分類號: H03K19/00;H03K19/003;H03K19/0175;H03K19/0185
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 方小惠

本發明公開了一種基于傳輸門結構的多位多值絕熱乘法器，包括n位多值絕熱乘法器單元，n位多值絕熱乘法器單元的鐘控時鐘信號輸入端和第n位多值絕熱乘法器單元的反相高位進位信號輸出端連接，n位多值絕熱乘法器單元的第一鐘控時鐘信號輸入端連接，n位多值絕熱乘法器單元中所有位于奇數位的多值絕熱乘法器單元的第二鐘控時鐘信號輸入端連接，n位多值絕熱乘法器單元中所有位于偶數位的多值絕熱乘法器單元的第二鐘控時鐘信號輸入端連接，第k位多值絕熱乘法器單元的高位進位信號輸出端和第k+1位多值絕熱乘法器單元的低位進位信號輸入端連接；優點是面積小、功耗低和運算周期短。

技術領域

本發明涉及一種多位多值絕熱乘法器，尤其是涉及一種基于傳輸門結構的多位多值絕熱乘法器。

背景技術

在超大規模集成電路的發展過程中,乘法器是實時圖像處理和數字信號處理的核心,也往往是微處理器中數據處理的關鍵路徑。乘法器完成一次操作的周期基本上決定了微處理器的主頻。因此，高性能乘法器的研究和實現對微處理器來說是十分重要的，乘法器性能的提高對微處理器整體性能的改善起重要作用。乘法器的乘法運算是以大量的加法運算為基礎的，完成一次乘法運算的基本步驟是產生部分積和對部分積進行求和。

隨著集成電路工藝的發展，對乘法器的要求越來越高，傳統的采用CMOS器件實現的多位多值絕熱乘法器越來越難同時滿足面積、功耗和運算周期等方面的要求，不斷提高的高性能運算需求使得高性能多位多值絕熱乘法器的設計和實現仍然是當前的熱門話題。

鑒此，設計一種面積小、功耗低和運算周期短的基于傳輸門結構的多位多值絕熱乘法器對于集成電路發展具有重要意義。

發明內容

本發明所要解決的技術問題是提供一種面積小、功耗低和運算周期短的基于傳輸門結構的多位多值絕熱乘法器。

本發明解決上述技術問題所采用的技術方案為：一種基于傳輸門結構的多位多值絕熱乘法器，包括n位多值絕熱乘法器單元，n為大于等于2的整數，所述的多值絕熱乘法器單元具有第一輸入端、第二輸入端、低位進位信號輸入端、鐘控時鐘信號輸入端、第一功率時鐘信號輸入端、第二功率時鐘信號輸入端、本位積輸出端、反相本位積輸出端、高位進位信號輸出端、反相高位進位信號輸出端，所述的多值絕熱乘法器單元包括門控電路、本位積電路和進位電路，所述的門控電路具有第一輸入端、第二輸入端、第三輸入端、第一輸出端、第二輸出端、第三輸出端、第四輸出端、第五輸出端、第六輸出端、第七輸出端、第八輸出端、第九輸出端、第一反相輸出端、第二反相輸出端、第三反相輸出端、第四反相輸出端、第五反相輸出端、第六反相輸出端、第七反相輸出端、第八反相輸出端、第九反相輸出端、鐘控時鐘信號輸入端和功率時鐘信號輸入端；所述的本位積電路具有第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第五輸入端、第六輸入端、第一反相輸入端、第二反相輸入端、第三反相輸入端、第四反相輸入端、第五反相輸入端、第六反相輸入端、鐘控時鐘信號輸入端、第一功率時鐘信號輸入端、第二功率時鐘信號輸入端、輸出端和反相輸出端；所述的進位電路具有鐘控時鐘信號輸入端、功率時鐘信號輸入端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第五輸入端、第六輸入端、第七輸入端、第一反相輸入端、第二反相輸入端、第三反相輸入端、第四反相輸入端、第五反相輸入端、第六反相輸入端、第七反相輸入端、輸出端和反相輸出端；所述的門控電路的第一輸入端為所述的多值絕熱乘法器單元的第一輸入端，所述的門控電路的第二輸入端為所述的多值絕熱乘法器單元的第二輸入端，所述的門控電路的第三輸入端為所述的多值絕熱乘法器單元的低位進位信號輸入端，所述的門控電路的鐘控時鐘信號輸入端、所述的本位積電路的鐘控時鐘信號輸入端和所述的進位電路的鐘控時鐘信號輸入端連接且其連接端為所述的多值絕熱乘法器單元的鐘控時鐘信號輸入端，所述的門控電路的功率時鐘信號輸入端、所述的本位積電路的第一功率時鐘信號輸入端和所述的進位電路的功率時鐘信號輸入端連接且其連接端為所述的多值絕熱乘法器單元的第一功率時鐘信號輸入端，所述的本位積電路的第二功率時鐘信號輸入端為所述的多值絕熱乘法器單元的第二功率時鐘信號輸入端，所述的門控電路的第一輸出端分別與所述的本位積電路的第一輸入端和所述的進位電路的第一輸入端連接，所述的門控電路的第二輸出端分別與所述的本位積電路的第二輸入端和所述的進位電路的第二輸入端連接，所述的門控電路的第三輸出端分別與所述的本位積電路的第三輸入端和所述的進位電路的第三輸入端連接，所述的門控電路的第四輸出端分別與所述的本位積電路的第四輸入端和所述的進位電路的第四輸入端連接，所述的門控電路的第五輸出端分別與所述的本位積電路的第五輸入端和所述的進位電路的第五輸入端連接，所述的門控電路的第六輸出端分別與所述的本位積電路的第六輸入端和所述的進位電路的第六輸入端連接，所述的門控電路的第七輸出端和所述的進位電路的第七輸入端連接，所述的門控電路的第一反相輸出端分別與所述的本位積電路的第一反相輸入端和所述的進位電路的第一反相輸入端連接，所述的門控電路的第二反相輸出端分別與所述的本位積電路的第二反相輸入端和所述的進位電路的第二反相輸入端連接，所述的門控電路的第三反相輸出端分別與所述的本位積電路的第三反相輸入端和所述的進位電路的第三反相輸入端連接，所述的門控電路的第四反相輸出端分別與所述的本位積電路的第四反相輸入端和所述的進位電路的第四反相輸入端連接，所述的門控電路的第五反相輸出端分別與所述的本位積電路的第五反相輸入端和所述的進位電路的第五反相輸入端連接，所述的門控電路的第六反相輸出端分別與所述的本位積電路的第六反相輸入端和所述的進位電路的第六反相輸入端連接，所述的門控電路的第七反相輸出端和所述的進位電路的第七反相輸入端連接，所述的本位積電路的輸出端為所述的多值絕熱乘法器單元的本位積輸出端，所述的本位積電路的反相輸出端為所述的多值絕熱乘法器單元的反相本位積輸出端，所述的進位電路的輸出端為所述的多值絕熱乘法器單元的高位進位信號輸出端，所述的進位電路的反相輸出端為所述的多值絕熱乘法器單元的反相高位進位信號輸出端，n位所述的多值絕熱乘法器單元的鐘控時鐘信號輸入端和第n位所述的多值絕熱乘法器單元的反相高位進位信號輸出端連接且其連接端為所述的多位多值絕熱乘法器的鐘控時鐘信號輸入端，用于接入鐘控時鐘信號，n位所述的多值絕熱乘法器單元的第一功率時鐘信號輸入端連接且其連接端為所述的多位多值絕熱乘法器的第一鐘控時鐘信號輸入端，用于接入第一功率時鐘信號，n位所述的多值絕熱乘法器單元中所有位于偶數位的多值絕熱乘法器單元的第二功率時鐘信號輸入端連接且其連接端為所述的多位多值絕熱乘法器的第二鐘控時鐘信號輸入端，用于接入第二功率時鐘信號，n位所述的多值絕熱乘法器單元中所有位于奇數位的多值絕熱乘法器單元的第二功率時鐘信號輸入端連接且其連接端為所述的多位多值絕熱乘法器的第三鐘控時鐘信號輸入端，用于接入第三功率時鐘信號，所述的鐘控時鐘信號和所述的第一功率時鐘信號的幅值電平相同，且兩者的相位相差180度，所述的第一功率時鐘信號和所述的第二功率時鐘信號的相位相同，所述的第一功率時鐘信號的幅值電平是所述的第二功率時鐘信號的幅值電平的2倍，所述的第三功率時鐘信號和所述的第二功率時鐘信號的幅值電平相同，且兩者的相位相差180度；第k位所述的多值絕熱乘法器單元的高位進位信號輸出端和第k+1位所述的多值絕熱乘法器單元的低位進位信號輸入端連接，k＝1，2，…，n-1；第j位所述的多值絕熱乘法器單元的第一輸入端用于接入第一乘數的第j位信號，第j位所述的多值絕熱乘法器單元的第二輸入端用于接入第二乘數的第j位信號，j＝1，2，…，n。