[發明專利]一種基于傳輸門結構的多值絕熱乘法器單元電路

有效

• 申請號: 201710654579.7
• 申請日: 2017-08-03
• 公開（公告）號: CN107688453B
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 張躍軍;王佳偉;丁代魯;潘釗
• 申請（專利權）人: 寧波大學
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 方小惠

本發明公開了一種基于傳輸門結構的多值絕熱乘法器單元電路，包括門控電路、本位積電路和進位電路，門控電路分別與本位積電路和進位電路連接，門控電路接入兩個乘數和低位進位信號，產生文字控制信號輸出給本位積電路和進位電路，本位積電路輸出本位積信號，進位電路輸出高位進位信號；優點是；本位積電路和進位電路均采用全絕熱的方式實現，其內電荷以完全絕熱的恢復方式回收，降低了電路的功耗較低，同時其內多值信號采用門控電路開關控制的二值方式實現，可以提高電路的工作速度，縮短運算周期，降低電路的硬件開銷，使其面積較小。

技術領域

本發明涉及一種多值絕熱乘法器單元電路，尤其是涉及一種基于傳輸門結構的多值絕熱乘法器單元電路。

背景技術

在超大規模集成電路的發展過程中,乘法器是實時圖像處理和數字信號處理的核心,也往往是微處理器中數據處理的關鍵路徑。乘法器完成一次操作的周期基本上決定了微處理器的主頻。因此,高性能乘法器的研究和實現對微處理器來說是十分重要的。而乘法器單元電路作為構建乘法器的重要運算部件，其性能提高對乘法器整體性能的改善起重要作用。乘法器單元電路中的乘法運算是以大量的加法運算為基礎的,完成一次乘法運算的基本步驟是產生部分積和對部分積進行求和。

隨著集成電路工藝的發展，對乘法器單元的要求越來越高，傳統的采用COMS器件實現的乘法器單元電路越來越難同時滿足面積、功耗和運算周期等方面的要求，不斷提高的高性能運算需求使得高性能乘法單元電路的設計和實現仍然是當前的熱門話題。

鑒此，設計一種面積小、功耗低和運算周期短的基于傳輸門結構的多值絕熱乘法器單元電路對于集成電路發展具有重要意義。

發明內容

本發明所要解決的技術問題是提供一種面積小、功耗低和運算周期短的基于傳輸門結構的多值絕熱乘法器單元電路。

本發明解決上述技術問題所采用的技術方案為：一種基于傳輸門結構的多值絕熱乘法器單元電路，包括門控電路、本位積電路和進位電路，所述的門控電路具有第一輸入端、第二輸入端、第三輸入端、第一輸出端、第二輸出端、第三輸出端、第四輸出端、第五輸出端、第六輸出端、第七輸出端、第八輸出端、第九輸出端、第一反相輸出端、第二反相輸出端、第三反相輸出端、第四反相輸出端、第五反相輸出端、第六反相輸出端、第七反相輸出端、第八反相輸出端、第九反相輸出端、鐘控時鐘信號輸入端和功率時鐘信號輸入端；所述的本位積電路具有第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第五輸入端、第六輸入端、第一反相輸入端、第二反相輸入端、第三反相輸入端、第四反相輸入端、第五反相輸入端、第六反相輸入端、鐘控時鐘信號輸入端、第一功率時鐘信號輸入端、第二功率時鐘信號輸入端、輸出端和反相輸出端；所述的進位電路具有鐘控時鐘信號輸入端、功率時鐘信號輸入端、第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端、第五輸入端、第六輸入端、第七輸入端、第一反相輸入端、第二反相輸入端、第三反相輸入端、第四反相輸入端、第五反相輸入端、第六反相輸入端、第七反相輸入端、輸出端和反相輸出端；所述的門控電路的第一輸入端為所述的多值絕熱乘法器單元電路的第一乘數輸入端，用于接入第一乘數信號，所述的門控電路的第二輸入端為所述的多值絕熱乘法器單元電路的第二乘數輸入端，用于接入第二乘數信號，所述的門控電路的第三輸入端為所述的多值絕熱乘法器單元電路的低位進位信號輸入端，用于接入低位進位信號，所述的門控電路的鐘控時鐘信號輸入端、所述的本位積電路的鐘控時鐘信號輸入端和所述的進位電路的鐘控時鐘信號輸入端連接且其連接端為所述的多值絕熱乘法器單元電路的鐘控時鐘信號輸入端，所述的多值絕熱乘法器單元電路的鐘控時鐘信號輸入端用于接入鐘控時鐘信號，所述的門控電路的功率時鐘信號輸入端、所述的本位積電路的第一功率時鐘信號輸入端和所述的進位電路的功率時鐘信號輸入端連接且其連接端為所述的多值絕熱乘法器單元電路的第一功率時鐘信號輸入端，所述的多值絕熱乘法器單元電路的第一功率時鐘信號輸入端用于接入第一功率時鐘信號，所述的本位積電路的第二功率時鐘信號輸入端為所述的多值絕熱乘法器單元電路的第二功率時鐘信號輸入端，所述的多值絕熱乘法器單元電路的第二功率時鐘信號輸入端用于接入第二功率時鐘信號，所述的鐘控時鐘信號和所述的第一功率時鐘信號的幅值電平相同，且兩者的相位相差180度，所述的第一功率時鐘信號和所述的第二功率時鐘信號的相位相同，所述的第一功率時鐘信號的幅值電平是所述的第二功率時鐘信號的幅值電平的2倍；所述的門控電路的第一輸出端分別與所述的本位積電路的第一輸入端和所述的進位電路的第一輸入端連接，所述的門控電路的第二輸出端分別與所述的本位積電路的第二輸入端和所述的進位電路的第二輸入端連接，所述的門控電路的第三輸出端分別與所述的本位積電路的第三輸入端和所述的進位電路的第三輸入端連接，所述的門控電路的第四輸出端分別與所述的本位積電路的第四輸入端和所述的進位電路的第四輸入端連接，所述的門控電路的第五輸出端分別與所述的本位積電路的第五輸入端和所述的進位電路的第五輸入端連接，所述的門控電路的第六輸出端分別與所述的本位積電路的第六輸入端和所述的進位電路的第六輸入端連接，所述的門控電路的第七輸出端和所述的進位電路的第七輸入端連接，所述的門控電路的第一反相輸出端分別與所述的本位積電路的第一反相輸入端和所述的進位電路的第一反相輸入端連接，所述的門控電路的第二反相輸出端分別與所述的本位積電路的第二反相輸入端和所述的進位電路的第二反相輸入端連接，所述的門控電路的第三反相輸出端分別與所述的本位積電路的第三反相輸入端和所述的進位電路的第三反相輸入端連接，所述的門控電路的第四反相輸出端分別與所述的本位積電路的第四反相輸入端和所述的進位電路的第四反相輸入端連接，所述的門控電路的第五反相輸出端分別與所述的本位積電路的第五反相輸入端和所述的進位電路的第五反相輸入端連接，所述的門控電路的第六反相輸出端分別與所述的本位積電路的第六反相輸入端和所述的進位電路的第六反相輸入端連接，所述的門控電路的第七反相輸出端和所述的進位電路的第七反相輸入端連接，所述的本位積電路的輸出端為所述的多值絕熱乘法器單元電路的本位積輸出端，所述的本位積電路的反相輸出端為所述的多值絕熱乘法器單元電路的反相本位積輸出端，所述的進位電路的輸出端為所述的多值絕熱乘法器單元電路的高位進位信號輸出端，所述的進位電路的反相輸出端為所述的多值絕熱乘法器單元電路的反相高位進位信號輸出端。