[發明專利]一種基于flash存儲器的微控制器芯片

有效

• 申請號: 201710653957.X
• 申請日: 2017-08-03
• 公開（公告）號: CN107221349B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 萬上宏;葉媲舟;涂柏生
• 申請（專利權）人: 深圳市博巨興微電子科技有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/22;G11C13/00
• 代理公司: 深圳力拓知識產權代理有限公司 44313
• 代理人: 李偉

1.一種基于flash存儲器的微控制器芯片，其特征在于，所述微控制器芯片包括有普通模式和高速模式，微控制器芯片的普通指令保存于FLASH存儲器當中，需要高速運行處理的小部分指令即保存于存儲器2當中，在微控制器芯片使用在高速模式時，將高速執行的指令碼段從FLASH存儲器(FLASH)中一次性地保存至存儲器2(SRAM2)，微控制器芯片運行高速指令時，通過程序接口管理模式對應地從存儲器2(SRAM2)中取得指令碼段，微控制器芯片能夠以超越FLASH存儲器的訪問速度上限的速率來讀取指令并且進行對應的指令處理；

基于flash存儲器的微控制器芯片包括時鐘模塊(CLOCK)、復位控制模塊(RESET)、微控制器內核(MCU_CORE)、微控制器芯片配置控制單元(CONFIG)、FLASH存儲器(FLASH)、程序存儲器接口控制模塊(PMEM_INTF)、存儲器2(SRAM2)、存儲映射控制模塊(MAP_CTRL)、數據存儲器1(SRAM1)和數據存儲器接口控制模塊(DMEM_INTF)，其特征在于，當微控制器芯片上電復位之后，微控制器芯片配置控制單元(CONFIG)會從其內的非易失性存儲器中加載出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相關工作模式，微控制器芯片有2種工作模式，分別為普通模式以及高速模式，通過微控制器芯片內部的微控制器芯片配置控制單元(CONFIG)來選擇，當用戶以普通模式使用微控制器芯片的時候，微控制器芯片配置控制單元(CONFIG)輸出的模式選擇信號(mode_sel)為低電平狀態，存儲映射控制模塊(MAP_CTRL)在檢測到模式選擇信號(mode_sel)為低電平狀態后，將不會啟動從FLASH存儲器中的高速指令碼段加載至存儲器2(SRAM2)的過程，存儲器2(SRAM2)與微控制器芯片內的數據存儲器1(SRAM1)一起被用作微控制器芯片內的數據存儲器使用，數據存儲器接口控制模塊(DMEM_INTF)負責對微控制器芯片的數據存儲訪問進行譯碼，將微控制器的數據請求地址對應地映射到存儲器2(SRAM2)或微控制器芯片內的數據存儲器1(SRAM1)上，并將對應的數據返回至微控制器內核(MCU_CORE)；當用戶以高速模式使用微控制器芯片的時候，當微控制器芯片上電復位之后，微控制器芯片配置控制單元(CONFIG)輸出的模式選擇信號(mode_sel)為高電平狀態，存儲映射控制模塊(MAP_CTRL)在檢測到模式選擇信號(mode_sel)為高電平狀態后，將啟動從FLASH存儲器(FLASH)中的高速指令碼段加載至存儲器2(SRAM2)的過程，FLASH存儲器(FLASH)中特定的區域將需要高速運行的程序指令碼段逐一讀出，并且存儲至存儲器2(SRAM2)中，當存儲映射過程完成后，復位控制模塊(RESET)將釋放微控制器內核復位信號(rst_mcu＝1)，微控制器芯片開始執行用戶指令，同時，復位控制模塊(RESET)將持續使存儲映射控制模塊(MAP_CTRL)處于復位狀態(rst_map＝0)；當處在高速模式時，用戶程序所對應的指令碼段分兩種部分：一部分是普通指令碼段；另一部分是高速指令碼段，高速指令碼段保存于FLASH存儲器(FLASH)中的特定區域，程序存儲器接口控制模塊(FLASH_INTF)負責對微控制器的程序存儲訪問進行譯碼，將微控制器芯片的指令請求地址對應地映射到存儲器2(SRAM2)或微控制器芯片內的FLASH存儲器(FLASH)上，并將對應的指令返回至微控制器內核(MCU_CORE)；當需要執行普通指令碼段時，微控制器芯片內核通過程序存儲器接口控制模塊(FLASH_INTF)，以普通運行速率從FLASH存儲器(FLASH)中讀回指令碼段，然后在微控制器芯片內核中對讀回的指令碼段進行譯碼，和執行相應的指令操作，當需要執行高速指令碼段時，微控制器芯片內核需要先通過輸出時鐘選擇控制信號(ck_ctrl)至時鐘模塊(CLOCK)，控制時鐘模塊(CLOCK)將微控制器芯片內核運行時鐘切換至高頻時鐘輸出模式，然后通過程序存儲器接口控制模塊(FLASH_INTF)，快速從存儲器2(SRAM2)中讀回指令碼段，然后在微控制器芯片內核中對讀回的指令碼段進行譯碼，和執行相應的指令操作。

2.根據權利要求1所述的基于flash存儲器的微控制器芯片，其特征在于，當微控制器芯片需要從高速指令碼段的處理過程切換為執行普通指令時，需要先通過控制時鐘模塊(CLOCK)將微控制器芯片內核運行時鐘切換至普通時鐘輸出模式，然后以普通運行速率從FLASH存儲器(FLASH)中讀回指令碼段并執行。