[發明專利]扇出型封裝結構及其制備方法

在審

• 申請號: 201710652837.8
• 申請日: 2017-08-02
• 公開（公告）號: CN107393885A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 陳彥亨;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/488;H01L21/56;H01L21/60;H01L23/29
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 余明偉

技術領域

本發明涉及半導體封裝技術領域，特別是涉及一種扇出型封裝結構及其制備方法。

背景技術

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標。在未來，集成電路封裝將通過不斷減小最小特征尺寸來提高各種電子元器件的集成密度。目前，先進的封裝方法包括：晶圓片級芯片規模封裝(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圓級封裝(Fan-Out Wafer Level Package，FOWLP)，倒裝芯片(Flip Chip)，疊層封裝(Packageon Package，POP)等等。

扇出型晶圓級封裝是一種晶圓級加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(I/O)較多、集成靈活性較好的先進封裝方法之一。扇出型晶圓級封裝相較于常規的晶圓級封裝具有其獨特的優點：①I/O間距靈活，不依賴于芯片尺寸；②只使用有效裸片(die)，產品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應用；⑥容易在重新布線層(RDL)中實現高密度布線。然而，現有封裝結構制備時一般都是將半導體芯片通過剝離層之間鍵合于半導體襯底上，然后再進行塑封封裝；由于半導體芯片與剝離層之間的粘合力較差，容易造成半導體芯片在封裝過程中及封裝后發生晃動，從而造成半導體芯片與重新布線層的接觸不良，進而影響封裝結構的性能。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種扇出型封裝結構及其制備方法，用于解決現有技術中的扇出型晶圓級封裝結構存在半導體芯片容易發生晃動，從而造成半導體芯片與重新布線層的接觸不良，進而影響封裝結構的性能的問題。

為實現上述目的及其他相關目的，本發明提供一種扇出型封裝結構，所述扇出型封裝結構包括：

重新布線層，所述重新布線層包括相對的第一表面及第二表面；

半導體芯片，位于所述重新布線層的第一表面，且所述半導體芯片的正面與所述重新布線層電連接；

粘片膜，位于所述半導體芯片的背面；

塑封材料層，位于所述重新布線層的第一表面，所述塑封材料層填滿所述半導體芯片及所述粘片膜之間的間隙，并將所述半導體芯片及所述粘片膜塑封；

焊料凸塊，位于所述重新布線層的第二表面，且與所述重新布線層電連接。

優選地，所述重新布線層包括：

電介質層；

金屬線層，位于所述電介質層內。

優選地，所述重新布線層包括：

電介質層；

金屬疊層結構，位于所述電介質層內；所述金屬疊層結構包括多層間隔排布的金屬線層及金屬插塞，所述金屬插塞位于相鄰所述金屬線層之間，以將相鄰的所述金屬線層電連接。

優選地，所述塑封材料層包括聚酰亞胺層、硅膠層、環氧樹脂層、可固化的聚合物基材料層或可固化的樹脂基材料層。

優選地，所述焊球凸塊包括：

金屬柱，位于所述重新布線層的第二表面，且與所述重新布線層電連接；

焊球，位于所述金屬柱的遠離所述半導體芯片的表面。

優選地，所述焊料凸塊為焊球。

本發明還提供一種扇出型封裝結構的制備方法，所述扇出型封裝結構的制備方法包括如下步驟：

1)提供襯底；

2)使用粘片膜將半導體芯片正面朝上鍵合于所述襯底的上表面；

3)于所述襯底的上表面形成塑封材料層，所述塑封材料層填滿所述半導體芯片及所述粘片膜之間的間隙，并將所述半導體芯片及所述粘片膜塑封；

4)于所述塑封材料層的表面形成重新布線層，所述重新布線層與所述半導體芯片電連接；

5)于所述重新布線層遠離所述半導體芯片的表面形成焊料凸塊；

6)去除所述襯底。

優選地，步驟1)與步驟2)之間還包括于所述襯底的上表面形成剝離層的步驟；步驟2)中，使用粘片膜將半導體芯片倒裝鍵合于所述剝離層的上表面。

優選地，步驟3)中，采用采用壓縮成型工藝、傳遞模塑成型工藝、液封成型工藝、真空層壓工藝或旋涂工藝于所述襯底的上表面形成所述塑封材料層。

優選地，步驟4)包括如下步驟：

4-1)于所述塑封材料層的表面形成金屬線層；

4-2)于所述塑封材料層的表面形成電介質層，所述電介質層將所述金屬線層包裹。

優選地，步驟4)包括如下步驟：

4-1)于所述塑封材料層的表面形成第一層金屬線層；