[發明專利]FINFET及其形成方法

有效

• 申請號: 201710647365.7
• 申請日: 2017-08-01
• 公開（公告）號: CN107680939B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 張哲誠;巫柏奇;林志翰;曾鴻輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體結構的方法，包括：

在襯底的上方形成具有多個部件的圖案化的掩模層，相鄰所述部件之間的間距恒定；

去除所述多個部件的部分；

在襯底上形成第一有源鰭結構和第二有源鰭結構；

在所述襯底上形成偽鰭結構，所述偽鰭結構介于所述第一有源鰭結構和所述第二有源鰭結構之間，所述第一有源鰭結構、所述第二有源鰭結構、所述偽鰭結構具有對應于所述多個部件的另一部分的圖案，所述多個部件的去除的部分位于所述偽鰭結構和第一有源鰭結構、以及所述偽鰭結構和所述第二有源鰭結構之間的位置處；

去除所述偽鰭結構以暴露所述襯底的第一部分，所述襯底的第一部分直接設置在所述偽鰭結構之下；

完全去除所述偽鰭結構之后，在所述襯底的第一部分上形成多個突起部件，所述多個突起部件的數量少于在完全去除所述偽鰭結構之前的所述偽鰭結構中的偽鰭的數量；以及

在所述襯底的第一部分上方形成淺溝槽隔離區，所述淺溝槽隔離區覆蓋所述多個突起部件，所述第一有源鰭結構的至少部分和所述第二有源鰭結構的至少部分在所述淺溝槽隔離區的最高表面之上延伸。

2.根據權利要求1所述的方法，其中，去除所述偽鰭結構包括：

保護所述第一有源鰭結構和所述第二有源鰭結構；以及

蝕刻所述偽鰭結構持續了第一時間間隔。

3.根據權利要求2所述的方法，其中，形成所述多個突起部件包括蝕刻所述襯底的第一部分持續了第二時間間隔。

4.根據權利要求3所述的方法，其中，所述第二時間間隔與所述第一時間間隔的比率介于0.1和1.5之間。

5.根據權利要求1所述的方法，其中，所述多個突起部件中的第一突起部件的高度等于所述多個突起部件中的第二突起部件的高度。

6.根據權利要求1所述的方法，其中，所述多個突起部件中的第一突起部件的高度不同于所述多個突起部件中的第二突起部件的高度。

7.根據權利要求3所述的方法，其中，蝕刻所述偽鰭結構和蝕刻所述襯底的第一部分的蝕刻工藝不同。

8.根據權利要求3所述的方法，其中，使用不同的蝕刻工藝氣體混合物執行對所述偽鰭結構和對所述襯底的第一部分的蝕刻。

9.一種形成半導體結構的方法，包括：

在襯底上形成第一有源基底和第二有源基底；

在所述襯底上形成偽基底，所述偽基底介于所述第一有源基底和所述第二有源基底之間；

在所述第一有源基底上形成多個第一有源鰭；

在所述第二有源基底上形成多個第二有源鰭；

在所述偽基底上形成多個偽鰭，相鄰的所述偽鰭與第一有源鰭之間的間距大于相鄰的所述第一有源鰭之間的間距、以及相鄰的所述偽鰭與第二有源鰭之間的間距大于相鄰的所述第二有源鰭之間的間距；

對所述多個偽鰭和所述偽基底實施第一蝕刻工藝，以去除所述多個偽鰭和所述偽基底并且在所述襯底中形成凹槽；

對所述凹槽的底部實施第二蝕刻工藝以在所述凹槽的底部上形成多個突起部件，所述多個突起部件的數量等于去除的所述多個偽鰭的數量，所述多個突起部件包括第一突起部件、第二突起部件和第三突起部件，所述第二突起部件位于所述第一突起部件和所述第三突起部件之間，所述第二突起部件的高度小于所述第一突起部件和所述第三突起部件的高度；以及

在所述凹槽中形成淺溝槽隔離區，所述淺溝槽隔離區的最頂面位于所述多個第一有源鰭的最頂面和所述多個第二有源鰭的最頂面之下。

10.根據權利要求9所述的方法，還包括：

在實施所述第一蝕刻工藝之前，在所述多個第一有源鰭、所述多個第二有源鰭和所述多個偽鰭上方形成掩模層；以及

圖案化所述掩模層以暴露所述多個偽鰭。