[發明專利]用于安全監管的電路和方法

有效

• 申請號: 201710646843.2
• 申請日: 2017-08-01
• 公開（公告）號: CN108304717B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: J-L·當熱;S·吉耶;T·波特伯夫
• 申請（專利權）人: 智能IC卡公司
• 主分類號: G06F21/55
• 分類號: G06F21/55;G06F11/10
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;韓宏

公開了一種用于利用電路(120)來監測目標系統(110)的安全性的系統，該目標系統(110)包括至少一個處理器(111)，并且其中：電路(120)包括有限狀態機(122)，該有限狀態機(122)被配置為從分布在目標系統(110)中的一個或多個傳感器(130)接收數據，至少一個傳感器(130)位于目標系統(110)的處理器(111)上；有限狀態機(122)被配置為響應于從傳感器(130)接收的數據來確定狀態輸出；該系統基于所述狀態輸出來監測安全性。發展描述了使用自報警機構，該自報警機構包括編碼器，用以利用冗余對狀態進行編碼，應用錯誤校正代碼，與預定義的有效編碼狀態進行比較，向處理器觸發警報，確定傳感器上的動作和/或逆動和/或診斷和對策。

技術領域

本發明總體上涉及數字數據處理領域，具體而言，涉及計算機安全領域。

背景技術

嵌入式系統可能會以多種不同方式被攻擊。攻擊可以是邏輯的(例如，“模糊”、密碼分析、濫用設計較差的API的漏洞或缺陷)和/或物理的(例如，邊信道或故障注入攻擊)。攻擊可以以不同的層(例如，硬件、固件、操作系統、應用層等)為目標。攻擊可以隨時間非常快速地被執行。單個漏洞可能會危及整個系統的安全。

在現有的嵌入式系統中，可以以多種不同的方式執行安全監管。可以通過使用協處理器執行安全監管。可替換地，安全監管可以使用給定處理器的時間共享(即，以與當前執行線程交錯的方式)。在這兩種情況下，與攻擊的檢測以及進一步對報警的觸發相關聯的延遲可能會構成攻擊者進一步利用的安全漏洞。此外，安全監管機制本身也可能受到攻擊。

用于以快速和反應性方式保護嵌入式系統的現有方法通常存在不足。例如，標題為“Embedded system insuring security and integrity,and method of increasingsecurity thereof”的US20070162964表現出局限性。

需要一種保護嵌入式系統的先進方法和系統。

發明內容

公開了一種用于利用電路來監測目標系統的安全性的系統，該目標系統包括至少一個處理器，并且其中：電路包括有限狀態機，有限狀態機被配置為從分布在目標系統中的一個或多個傳感器接收數據，至少一個傳感器位于目標系統的處理器上；有限狀態機被配置為響應于從傳感器接收的數據來確定狀態輸出；該系統基于所述狀態輸出來監測安全性。發展描述了使用自報警機構，該自報警機構包括編碼器，用以利用冗余對狀態進行編碼，應用錯誤校正代碼，與預定義的有效編碼狀態進行比較，向處理器觸發警報，確定傳感器上的動作和/或逆動和/或診斷和對策。

有利地，本發明的實施例允許非常快的響應時間，通常在時鐘周期(或幾個代碼指令)的級別或量級內。這種反應度對于不斷增加的攻擊隱秘性和速度可以是有利對策。

有利地，根據本發明的安全監管電路或邏輯可以用其自身的防御機構(“自我保護機構”)來保護。

有利地，在一個實施例中，根據本發明的系統可以處理各種安全規則或策略(通過管理錯誤檢測代碼和/或錯誤校正代碼中的閾值、量化環境的傳感器的靈敏度的自適應重配置等。)

有利地，本發明的實施例可以適用于各種執行的環境。特別地，本發明的實施例可以允許保護與復雜系統相關聯的大的攻擊“面”(即，存在受攻擊的許多缺陷或機會)，例如在物聯網(IoT)或復雜片上系統(SoC)的環境中。

附圖說明

現在將參考附圖以舉例的方式描述本發明的實施例，在附圖中相同的附圖標記表示類似的元件，并且在附圖中：

圖1例示了根據本發明的安全監管的實施例；

圖2詳細描述了根據本發明的有限狀態機FSM的示例性方面；

圖3詳細描述了根據本發明的決策邏輯電路的示例性方面；以及

圖4示出了本發明的各個其它方面。