[發(fā)明專利]一種應用于高速流水線ADC的比較器

有效

• 申請?zhí)枺?/td>: 201710638094.9
• 申請日: 2017-07-31
• 公開（公告）號: CN107565966B
• 公開（公告）日: 2020-04-14
• 發(fā)明（設計）人: 趙毅強;章建成;葉茂;趙公元
• 申請（專利權(quán)）人: 天津大學
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 李麗萍

本發(fā)明公開了一種應用于高速流水線ADC的比較器，包括開關電容采樣前端電路、預放大級電路和電容存儲鎖存輸出級電路；開關電容采樣前端將輸入信號和參考電壓進行采樣輸入；預放大級電路將采樣得到的輸入信號進行預防大，同時預防大級電路由于不與軌到軌電壓變化的輸出直接相連，在一定程度上能減小回踢噪聲，且預放大級中采用的交叉耦合結(jié)構(gòu)也能減小回踢噪聲的影響；所述電容存儲鎖存輸出級電路利用兩個首尾相連的反相器組成正反饋環(huán)路，將存儲在電容上微小的比較結(jié)果進行放大和鎖存輸出，本級中的兩個NMOS管MN3和MN4在比較器再生階段，產(chǎn)生軌到軌電壓變化時關斷，使輸入端與軌到軌的輸出變化隔離，從而極大地消除了回踢噪聲的影響。

技術領域

本發(fā)明涉及CMOS集成電路設計領域，具體涉及比較器設計。

背景技術

隨著集成電路芯片的廣泛應用，數(shù)字通信也受到越來越多的關注，模數(shù)轉(zhuǎn)換器(ADC)作為將模擬信號轉(zhuǎn)換成數(shù)字信號的關鍵模塊也成為越來越多設計者不斷優(yōu)化和創(chuàng)新的領域。在不同種類的ADC中，流水線ADC以其高速高精度，且能實現(xiàn)低功耗的特點，逐漸從眾多的種類中脫穎而出。比較器作為實現(xiàn)高速流水線ADC的性能模塊，對其進行高性能的設計必不可少。

比較器主要有A-B類閂鎖比較器和動態(tài)比較器。A-B類閂鎖比較器精度較高、回踢噪聲較小，但其速度較慢且有靜態(tài)功耗；動態(tài)比較器速度較快、功耗較低，但其回踢噪聲較大；兩種比較器均存在失調(diào)電壓。比較器的失調(diào)電壓可以通過流水線ADC中采用的數(shù)字校正技術極大地減小，而回踢噪聲則會嚴重影響運算放大器的建立時間，從而限制流水線ADC的速度提升。

發(fā)明內(nèi)容

本發(fā)明針對低功耗和高速流水線ADC的設計要求，采用動態(tài)比較器，并對現(xiàn)有技術中比較器存在回踢噪聲較大的缺點提供一種能極大地控制回踢噪聲影響的應用于高速流水線ADC的比較器。本發(fā)明中，采用預放大級和電容存儲并鎖存輸出的結(jié)構(gòu)，能夠隔斷軌到軌電壓變化的輸出節(jié)點與輸入的相連，在很大程度上減小了由于輸出軌到軌變化通過輸入寄生電容耦合至輸入端信號的回踢噪聲；本發(fā)明中，預防大級電路和電容存儲技術的引入并不增加原始比較器的功耗，但是卻能極大地控制回踢噪聲的影響。

為了解決上述技術問題，本發(fā)明提出的一種應用于高速流水線ADC的比較器，包括開關電容采樣前端電路、預放大級電路和電容存儲鎖存輸出級電路。所述開關電容采樣前端電路包括4個均受時序S1控制的采樣前端開關和2個電容，4個采樣前端開關分別記作開關S11、開關S12、開關S13和開關S14，2個電容分別記作電容C1和電容C2，開關S11和開關S12分別采樣輸入差分信號VIP和差分參考電平VRP至電容C1，開關S13和開關S14分別采樣輸入差分信號VIN和差分參考電平VRN至電容C2。所述預放大級電路包括3個PMOS管、4個NMOS管和2個均受時序S2A控制的開關，其中的3個PMOS管分別記作PMOS管MP1、PMOS管MP2和PMOS管MP3，4個NMOS管分別記作NMOS管MN1、NMOS管MN2、NMOS管MN9和NMOS管MN10,2個開關分別記作開關S2A1和開關S2A2。所述電容存儲鎖存輸出級電路包括2個PMOS管、8個NMOS管、電容C3和1個受S1控制的開關S15，其中的2個PMOS管分別記作PMOS管MP4和PMOS管MP5，8個NMOS管分別記作NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、NMOS管MN7、NMOS管MN8、NMOS管MN11和NMOS管MN12；

上述所有器件的連接關系如下：