[發明專利]基于電容反饋跨阻放大器芯片頂層防護層完整性檢測裝置

有效

• 申請號: 201710636669.3
• 申請日: 2017-07-31
• 公開（公告）號: CN107563202B
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 趙毅強;辛睿山;王佳;李躍輝
• 申請（專利權）人: 天津大學
• 主分類號: G06F21/57
• 分類號: G06F21/57
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

本發明涉及芯片抗聚焦離子束攻擊領域，為提出一種頂層金屬防護層完整性檢測方法，判斷攻擊者是否利用FIB對防護層進行修改。本發明，基于電容反饋跨阻放大器芯片頂層防護層完整性檢測裝置，由電容C、運放AMP、開關S以及防護層走線AB構成，防護層走線AB的B端接輸入電壓VIN，A端接運放AMP的負向輸入端，電容C的一端接運放AMP的負向輸入端，另一端接運放AMP的輸出端VOUT，開關S與電容C并聯，運放AMP的正向輸入端接參考電壓VREF，開關S由周期為T的時鐘信號CLK控制，當時鐘CLK處于高電平時，開關閉合；當CLK處于低電平時，開關打開。本發明主要應用于芯片抗聚焦離子束攻擊檢測場合。

技術領域

本發明涉及芯片抗聚焦離子束攻擊領域，尤其涉及一種采用電容反饋跨阻放大器作為檢測結構的芯片頂層金屬防護層完整性檢測方法。具體講,涉及基于電容反饋跨阻放大器芯片頂層防護層完整性檢測方法。

背景技術

聚焦離子束(Focused Ion beam,FIB)攻擊通過切斷原有走線、生成新的走線、生成芯片內部測試節點等方式修改芯片，使得攻擊者能夠輕易獲取芯片內部信息、屏蔽芯片安全模塊，對芯片的信息安全構成了嚴重的威脅。

針對聚焦離子束攻擊，目前主要采用頂層金屬防護層作為攻擊檢測結構。如圖1所示，頂層金屬防護層采用頂層金屬走線，遮蔽防護層下方器件及連線，同時，采用一些檢測結構，檢測金屬走線的某些物理特征，或者在金屬走線中通入某些檢測信號，以此來確定金屬走線是否完整。當金屬走線發生變化時，即可知道攻擊者通過FIB對金屬線進行了修改。

金屬走線一般較長，用于檢測的物理特征一般為其電阻量與延時量。電阻量檢測結構易于實現，故采用較多。整個金屬走線電阻與其長度成正比。當FIB采用斷路攻擊時，金屬走線被切斷，電阻值變為無窮。當FIB對金屬線進行短路攻擊時，長金屬線的中間某處被短接，電阻值減小。因此，可以通過檢測金屬走線電阻值是否變化來檢測走線是否完整，即是否受到FIB攻擊。

發明內容

為克服現有技術的不足，本發明旨在提出一種基于電容反饋跨阻放大器(CapacitiveTrans-impedance Amplifier，CTIA)的頂層金屬防護層完整性檢測方法，該方法通過檢測金屬走線電阻值是否改變來檢測防護層是否完整，進而判斷攻擊者是否利用FIB對防護層進行修改。本發明采用的技術方案是，基于電容反饋跨阻放大器芯片頂層防護層完整性檢測裝置，由電容C、運放AMP、開關S以及防護層走線AB構成，防護層走線AB的B端接輸入電壓VIN，A端接運放AMP的負向輸入端，電容C的一端接運放AMP的負向輸入端，另一端接運放AMP的輸出端VOUT，開關S與電容C并聯，運放AMP的正向輸入端接參考電壓VREF，開關S由周期為T的時鐘信號CLK控制，當時鐘CLK處于高電平時，開關閉合，CTIA處于復位狀態，VOUT＝VREF，當CLK處于低電平時，開關打開，CTIA處于積分狀態，輸出VOUT與輸入有關。

積分結束時刻，輸出表達式(1)為：

對于固定的輸入電壓VIN、參考電壓VREF、電容值C以及時鐘周期T，當防護層走線確定后，即R_AB確定，積分過程中，VOUT將由VREF降至某一固定值VC，若攻擊者通過FIB修改走線，會使得等效電阻R_AB發生改變，從而使得VOUT改變，因此，一旦識別出積分結束時刻，VOUT相比設計值發生了變化，即可判斷受到了FIB攻擊；

積分結束時刻，一旦檢測到跨阻放大器輸出VOUT保持VREF不變，則證明受到FIB斷路攻擊；一旦跨阻放大器輸出VOUT小于固定值VC，則證明受到FIB短路攻擊。

在帶隙基準輸出級電阻R3的上方，再串接一個電阻R2，用以產生VIN，設流過輸出級的電流為I，且I為恒定值，則VREF＝I*R3，VIN＝I*(R2+R3)，故VIN-VREF＝I*R2，將上式代入式(1)可得式(2)：