[發明專利]一種超結功率器件耐壓層的制作方法

有效

• 申請號: 201710636263.5
• 申請日: 2017-07-31
• 公開（公告）號: CN107359118B
• 公開（公告）日: 2019-11-29
• 發明（設計）人: 張金平;顧亦舒;殷鵬飛;劉競秀;李澤宏;任敏;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L21/336;H01L21/331
• 代理公司: 51232 成都點睛專利代理事務所(普通合伙)
• 代理人: 葛啟函<國際申請>=<國際公布>=<進入

本發明公開了一種超結功率器件耐壓層的制作方法，屬于功率半導體技術領域。本發明通過多次光刻、刻蝕溝槽和外延填充分批次制作半導體柱以及通過多次半導體材料外延并在每一外延層進行上述分批次制作半導體柱，保證了在每一次光刻、溝槽刻蝕、外延填充時都能夠保證刻蝕或者填充的溝槽之間具有大的間隔，進而避免了溝槽密度較大時由于存在刻蝕負載效應以及刻蝕氣體的消耗而造成溝槽刻蝕速率慢和溝槽填充速率慢甚至無法填充的缺陷，同時，也避免了在半導體基片上制作高密度溝槽所引起的基片翹曲、變形甚至碎片的問題。本發明能夠實現高性能的高壓超結功率器件的制備，并廣泛用于超結二極管、超結MOSFET、超結IGBT等超結器件的制作。

技術領域

本發明屬于功率半導體技術領域，具體涉及一種超結功率器件耐壓層的制作方法。

背景技術

近年來以超結二極管、超結MOSFET、超結IGBT等為代表的超結功率器件成為了一類重要的功率器件。超結功率器件的出現，打破了傳統功率器件的關系，使得功率器件耐壓層的摻雜濃度設計與整個器件的擊穿電壓變得相對獨立。超結功率器件與傳統功率器件耐壓層的不同之處在于：縱向漂移區中耐壓層采用P柱和N柱交替的形式，使得器件在承受耐壓時，由于P柱和N柱電荷相互耗盡產生的電荷補償效應，耐壓層中的電場呈近似矩形分布，進而實現在獲得高的單位耐壓層厚度擊穿電壓的同時保持P柱和N柱的高摻雜濃度。對于超結功率器件的耐壓層，單位耐壓層厚度承受的擊穿電壓雖然較傳統器件耐壓層結構而言具有顯著提高，但是為了獲得高的器件耐壓仍需要采用厚的耐壓層結構；同時，對于超結功率器件的耐壓層，為了獲得高的器件擊穿電壓，需要P柱和N柱盡可能保持電荷平衡，并且保證P柱和N柱在器件擊穿之前耗盡，因此，在垂直于P柱和N柱的方向P柱和N柱的摻雜劑量有一個最大值。對于硅材料而言，上述最大值通常為1×10¹²cm^-2，而在這一最大摻雜劑量的約束下，為了獲得低的正向導通電阻/壓降，必須獲得盡可能高的P柱和N柱摻雜濃度，這也就是要求P柱和N柱的寬度盡可能的窄。因此，為了優化高耐壓超結功率器件的性能，要求制備具有高摻雜濃度、窄P柱寬度和窄N柱寬度的耐壓層，并且具有厚的P柱和N柱耐壓層厚度。

目前，超結功率器件的耐壓層的制作方法主要有以下三大類：

(1).單次外延加離子注入工藝：在襯底表面外延一定厚度和濃度的N型漂移區，光刻、通過離子注入P型雜質并退火形成P柱和N柱交替的超結結構耐壓層，其中，P型雜質的離子注入可以通過單次或者多次離子注入完成。單次外延加離子注入工藝的優點是外延次數少，制作工藝簡單，然而形成的P柱和N柱交替耐壓層的深度淺，只適合低壓超結器件的制作。如圖1所示為通過單次外延加離子注入工藝制作的超結功率器件耐壓層的結構示意圖。

(2).多次外延加離子注入工藝：在襯底表面外延一定厚度和濃度的N型漂移區，光刻、通過離子注入P型雜質形成一部分P柱和N柱交替的耐壓層；再次外延一定厚度和濃度的N型漂移區，并采用同一塊光刻掩模板光刻、通過離子注入P型雜質再次形成另一部分P柱和N柱交替的耐壓層；重復進行以上步驟直至所需厚度，然后進行高溫退火即制得P柱和N柱交替的超結結構耐壓層。這一制作工藝相比于上文提到的單次外延加離子注入工藝，多次外延加離子注入工藝的優點在于能夠形成較厚的耐壓層，實現較高的耐壓。然而，對于多次外延加離子注入工藝，由于離子注入損傷造成的雜質擴散系數增加以及高的外延工藝溫度，在進行多次外延時會使得在此之前已經形成的耐壓層P柱區寬度由于雜質擴散增強而顯著展寬，難以形成窄的P柱和窄的N柱區；并且，隨著耐壓的增加，由于單次外延加離子注入工藝形成的耐壓層較薄，對于高壓器件，需要增加外延次數以增加耐壓層的厚度，P柱的擴展進一步加劇；此外，高溫外延次數的增加會導致硅片的翹曲。如圖2所示為通過多次外延加離子注入工藝制作的超結功率器件耐壓層的結構示意圖。