[發明專利]一種基于FPGA的TCP/IP首部校驗裝置及方法

有效

• 申請號: 201710631401.0
• 申請日: 2017-07-28
• 公開（公告）號: CN107248903B
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 王海;劉巖;李芙蓉;楊敏;張敏;王立豪
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L29/06
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 韋全生;王品華

本發明提出了一種基于FPGA的TCP/IP首部校驗裝置及方法，用于解決現有技術中校驗和計算方法存在數據誤判的技術問題；校驗裝置包括在FPGA中實現的六個模塊，待校驗數據首部存儲模塊接收并存儲TCP/IP數據包首部信息；接收數據首部校驗模塊判斷校驗信號的電平狀態，為高電平時讀取TCP/IP數據包首部信息進行接收校驗計算；發送數據首部校驗模塊判斷校驗信號的電平狀態，為低電平時讀取TCP/IP數據包首部信息進行發送校驗計算；特殊數據查找與去特殊處理模塊獲取去特殊化因子并發送；接收校驗和整合模塊及發送校驗和整合模塊通過整合去特殊化因子來獲取并輸出接收校驗和及發送校驗和。

技術領域

本發明屬于網絡通信協議數據處理與數據通信技術領域，特別涉及一種基于FPGA的TCP/IP首部校驗裝置及方法，可用于TCP/IP通信系統中對傳輸數據流正確性的判斷。

背景技術

在TCP/IP網絡通訊系統中，由于數據流在線路上傳輸時會因溫度、射線、通信距離、網絡環境等外界的干擾，產生在接收方收到的數據流與發送方發出的數據流不一致的現象。為避免上述現象對通信質量產生不良影響，TCP/IP在網絡通信中使用首部校驗和來保證數據的完整性和準確性。

IP首部校驗和字段是根據IP首部計算的校驗和碼，它不對首部后面的數據進行計算。ICMP、IGMP、UDP和TCP在它們各自的首部中均含有同時覆蓋首部和數據的校驗和碼。

在傳統的TCP/IP數據包首部信息校驗裝置及方法中，為了計算一份數據報的IP檢驗和，首先待校驗數據首部存儲模塊將TCP/IP數據包首部信息進行緩存，接收數據首部校驗模塊對首部信息中每個16bit進行二進制反碼求和(整個首部看成是由一串16bit的字組成)，得到接收校驗和并輸出；發送數據首部校驗模塊把檢驗和字段置為0，然后，對首部中每個16bit進行二進制反碼求和(整個首部看成是由一串16bit的字組成)，結果存在檢驗和字段中，得到發送校驗和并輸出。由于接收方在計算過程中包含了發送方存放在首部信息中的檢驗和，因此，如果TCP/IP數據包首部信息在傳輸過程中沒有發生任何差錯，那么接收方計算的校驗和結果應該為全1。如果結果不是全1，即檢驗和錯誤，那么IP就丟棄收到的數據報。但是不生成差錯報文，由上層去發現丟失的數據報并進行重傳。在計算TCP和UDP首部校驗和時計算方法與IP校驗和一致，并在此基礎上將其各自的偽首部信息包含在被校驗數據中，這個偽首部包含了源地址、目的地址、協議和TCP長度等字段。

然而，當被校驗數據區中出現以下特殊數據時，傳統TCP/IP數據包首部信息校驗和計算方法是會出現誤判的：

(1)發送過程出現錯誤，數據區中原來的雙字0xFFFF變為0x0000；

(2)發送過程出現錯誤，數據區中原來的雙字0x0000變為0xFFFF；

(3)原數據區中存在非0x0000且非0xFFFF的雙字數據互為反碼，若發送過程出現錯誤，互為反碼的一對數據變為0x0000或0xFFFF或被惡意修改為其它互為反碼的數據；

出現以上情況時，雖然數據出現錯誤，但在采用傳統方法進行TCP/IP首部校驗時，校驗結果仍為正確，出現誤判。因此，工程應用中需要一種更為嚴謹的校驗和計算方法為TCP/IP通信協議提供服務。

發明內容

本發明的目的在于克服上述現有技術存在的缺陷，提供了一種基于FPGA的TCP/IP首部校驗裝置及方法，用于解決現有技術中TCP/IP數據包首部信息校驗和存在誤判的技術問題。

為實現上述目的，本發明采取的技術方案為：

一種基于FPGA的TCP/IP首部校驗裝置，包括在FPGA中實現的待校驗數據首部存儲模塊、接收數據首部校驗模塊和發送數據首部校驗模塊，其中：

待校驗數據首部存儲模塊，用于對接收到的TCP/IP數據包首部信息進行存儲；