[發明專利]放大電路、濾波器和Δ-Σ調制器

有效

• 申請號: 201710630124.1
• 申請日: 2017-07-28
• 公開（公告）號: CN107769735B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 蔡鴻杰
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03F1/26
• 分類號: H03F1/26;H03F1/38;H03F3/45;H03G3/30;H03M3/00
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 何青瓦

1.一種放大電路，其特征在于，所述放大電路包括：

第一放大級，用于接收輸入信號，并對所述輸入信號進行放大，以產生放大輸入信號；

噪聲提取電路，耦接于所述第一放大級，用于接收所述輸入信號和所述放大輸入信號，以產生與所述放大輸入信號的噪聲分量有關的噪聲信號；以及

噪聲消除電路，耦接于所述第一放大級和所述噪聲提取電路，用于通過使用所述噪聲提取電路產生的所述噪聲信號來消除所述放大輸入信號的所述噪聲分量，以產生被消除噪聲后的放大輸入信號；

其中，所述第一放大級包括：

運算放大器；

輸入網絡電路，其中，所述運算放大器經由所述輸入網絡電路接收所述輸入信號；以及

反饋網絡電路，耦接在所述運算放大器的輸入端和輸出端之間；

其中，所述噪聲提取電路包括：

輔助運算放大器；

縮放輸入網絡電路，其中，所述輔助運算放大器經由所述縮放輸入網絡電路接收所述輸入信號；

第一縮放反饋網絡電路，耦接在所述輔助運算放大器的輸入端和輸出端之間；以及

第二縮放反饋網絡電路，其中，所述輔助運算放大器經由所述第二縮放反饋網絡電路接收所述放大輸入信號。

2.根據權利要求1所述的放大電路，其特征在于，所述噪聲提取電路產生的所述噪聲信號等于所述放大輸入信號的所述噪聲分量，以及，所述噪聲提取電路不產生所述輸入信號或所述放大輸入信號的任何信號分量。

3.根據權利要求1所述的放大電路，其特征在于，所述放大輸入信號和所述噪聲信號是電流信號，以及，所述放大電路還包括：第二放大級；

其中，所述第二放大級包括運算放大器，所述運算放大器的輸入節點接收所述放大輸入信號和所述噪聲信號，以獲得所述被消除噪聲后的放大輸入信號。

4.根據權利要求1所述的放大電路，其特征在于，所述第一放大級的增益大于1。

5.根據權利要求1所述的放大電路，其特征在于，所述縮放輸入網絡電路和所述輸入網絡電路具有相同的電路結構但大小不同，以及，所述第一縮放反饋網絡電路和所述反饋網絡電路具有相同的電路結構但大小不同，所述第二縮放反饋網絡電路和所述反饋網絡電路具有相同的電路結構但大小不同。

6.根據權利要求5所述的放大電路，其特征在于，所述輸入網絡電路和所述縮放輸入網絡電路之間的大小比率等于所述反饋網絡電路和所述第一縮放反饋網絡電路之間的大小比率，且還等于所述反饋網絡電路和所述第二縮放反饋網絡電路之間的大小比率。

7.根據權利要求1所述的放大電路，其特征在于，所述縮放輸入網絡電路、所述第一縮放反饋網絡電路和所述第二縮放反饋網絡電路是相同的。

8.根據權利要求1所述的放大電路，其特征在于，所述輸入信號包括第一輸入信號和第二輸入信號，所述第一輸入信號和所述第二輸入信號為差分對，所述第一輸入信號經由所述輸入網絡電路被輸入給所述運算放大器的正輸入端，所述第二輸入信號經由所述輸入網絡電路被輸入給所述運算放大器的負輸入端；以及，所述第一輸入信號經由所述縮放輸入網絡電路被輸入給所述輔助運算放大器的負輸入端，所述第二輸入信號經由所述縮放輸入網絡電路被輸入給所述輔助運算放大器的正輸入端。

9.根據權利要求8所述的放大電路，其特征在于，所述放大輸入信號包括被放大的第一輸入信號和被放大的第二輸入信號，所述被放大的第一輸入信號經由所述第二縮放反饋網絡電路被輸入給所述輔助運算放大器的所述正輸入端，以及，所述被放大的第二輸入信號經由所述第二縮放反饋網絡電路被輸入給所述輔助運算放大器的所述負輸入端。