[發明專利]降低FinFET裝置的通道區中摻質濃度的方法、裝置及系統

在審

• 申請號: 201710629591.2
• 申請日: 2017-07-28
• 公開（公告）號: CN107665861A
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 史帝文·本利;林寬容;山下天孝;G·卡爾威;珊宜·米塔
• 申請（專利權）人: 格羅方德半導體公司;國際商業機器公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

1.一種方法，其包含：

在包含基材材料的半導體基材上形成多個鰭片，各鰭片包括含有半導體材料的通道區；

在各鰭片的至少該通道區的第一側與第二側上形成阻隔層；

蝕刻介于各對相鄰鰭片之間的該半導體基材，藉此形成各鰭片的下部區，其中，該下部區包含該基材材料；以及

將至少一種摻質引入與該通道區相鄰的該下部區的一部分，藉此形成設置于該下部區上面及該通道區下面的摻質區。

2.如權利要求1所述的方法，其中，該阻隔層包含氮化物。

3.如權利要求1所述的方法，其中，該半導體材料選自于硅或硅鍺(SiGe)。

4.如權利要求1所述的方法，更包含：

在各對相鄰鰭片之間沉積淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高；以及

將該阻隔層從各鰭片移除。

5.如權利要求4所述的方法，其中，該淺溝槽隔離材料的介于各對相鄰鰭片之間的寬度至少為3納米。

6.如權利要求4所述的方法，更包含在該通道區上方形成柵極結構。

7.如權利要求1所述的方法，其中，在第一子集的鰭片中，該摻質為硼，并且在第二子集的鰭片中，該摻質為磷。

8.一種半導體裝置，其包含：

包含基材材料的半導體基材；

設置于該基材上的多個鰭片，各鰭片包括含有該基材材料的下部區、設置于該下部區上面并含有至少一種摻質的摻質區、以及設置于該摻質區上面并含有半導體材料的通道區，其中，該通道區包含小于1x10¹⁸的摻質分子/cm³。

9.如權利要求8所述的半導體裝置，更包含設置于各鰭片的該通道區的第一側與第二側上的阻隔層。

10.如權利要求9所述的半導體裝置，其中，該阻隔層包含氮化物。

11.如權利要求8所述的半導體裝置，其中，該半導體材料選自于硅或硅鍺(SiGe)。

12.如權利要求8所述的半導體裝置，更包含設置于各對相鄰鰭片之間的淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高。

13.如權利要求12所述的半導體裝置，其中，該淺溝槽隔離材料的介于各對相鄰鰭片之間的寬度至少為3納米。

14.如權利要求8所述的半導體裝置，更包含設置于該通道區上方的柵極結構。

15.如權利要求8所述的半導體裝置，其中，在第一子集的鰭片中，該摻質為硼，并且在第二子集的鰭片中，該摻質為磷。

16.一種系統，其包含：

程序控制器，其組配成用來對制造系統提供用于制造半導體裝置的指令集；

該制造系統，其組配成用來根據該指令集制造該半導體裝置，其中，該指令集包含指令以：

在包含基材材料的半導體基材上形成多個鰭片，各鰭片包括含有半導體材料的通道區；

在各鰭片的至少該通道區的第一側與第二側上形成阻隔層；

蝕刻介于各對相鄰鰭片之間的該半導體基材，藉此形成各鰭片的下部區，其中，該下部區包含該基材材料；以及

將至少一種摻質引入與該通道區相鄰的該下部區的一部分，藉此形成設置于該下部區上面及該通道區下面的摻質區。

17.如權利要求16所述的系統，其中，該半導體裝置的該通道區包含小于1x10¹⁸的摻質分子/cm³。

18.如權利要求16所述的系統，其中，該指令集更包含指令以：

在各對相鄰鰭片之間沉積淺溝槽隔離(STI)材料，其中，該淺溝槽隔離材料的頂端至少與該摻質區的頂端一般高；以及

將該阻隔層從各鰭片移除。

19.如權利要求18所述的系統，其中，該指令集更包含指令以：

在該通道區上方形成柵極結構。

20.如權利要求18所述的系統，其中，該指令集包含指令以在各對相鄰鰭片之間以至少3納米的寬度形成該淺溝槽隔離材料。