[發明專利]一種基于LADRC的混合型動態無功補償控制系統

在審

• 申請號: 201710628880.0
• 申請日: 2017-07-28
• 公開（公告）號: CN107221940A
• 公開（公告）日: 2017-09-29
• 發明（設計）人: 馬幼捷;曹露文;周雪松;高志強
• 申請（專利權）人: 天津理工大學
• 主分類號: H02J3/18
• 分類號: H02J3/18
• 代理公司: 天津耀達律師事務所12223
• 代理人: 張耀

1.一種基于LADRC的混合型動態無功補償控制系統，是一種適用于混合型動態無功補償系統的抗擾跟蹤控制系統，其特征在于，包括信號調理電路單元、DSP控制單元以及驅動電路單元，所述信號調理電路單元的輸出端與DSP控制單元輸入端相連，所述DSP控制單元輸出端與驅動電路單元的輸入端相連；所述信號調理單元依電壓互感器和電流互感器對電網的電壓和電流進行實時監測，并將電網和逆變器側需要采集的強電信號轉換成弱電信號，然后由信號調理電路單元將采集的三相電壓、電流及相位信號送入DSP控制單元；再由DSP控制單元觸發驅動電路單元里的模塊輸出驅動信號控制相應開關的通斷。

2.根據權利要求1所述的基于LADRC的混合型動態無功補償控制系統，其特征在于，所述DSP控制單元包括：補償電流檢測模塊、DSP控制模塊和脈沖觸發模塊，所述補償電流檢測模塊的輸入端與信號調理電路單元的輸出端連接,其輸出端同時與DSP控制模塊及脈沖觸發模塊的輸入端連接，所述DSP控制模塊及脈沖觸發模塊的輸出端與驅動電路單元的輸入端相連。

3.根據權利要求2所述的基于LADRC的混合型動態無功補償控制系統，其特征在于，所述補償電流檢測模塊由FPGA檢測模塊構成，通過瞬時無功功率理論完成諧波分析和無功計算。

4.根據權利要求2所述的基于LADRC的混合型動態無功補償控制系統，其特征在于，所述DSP控制模塊，包括含有LADRC控制算法的主控制器子單元、A/D采樣子單元、外部擴展存儲子單元、外部輸出接口子單元、通信模塊和串行EEPROM+RTC實時時鐘外設；所述補償電流檢測模塊的輸出端與所述A/D采樣子單元輸入端相連接，該A/D采樣子單元輸出端與主控制器子單元相連接；所述主控制器子單元還分別與外部擴展存儲子單元和外部輸出接口子單元相連接，該外部輸出接口子單元的輸出端與所述驅動電路單元相連。

5.根據權利要求4所述的基于LADRC的混合型動態無功補償控制系統，其特征在于，所述A/D采樣子單元采用型號為AD77O5的芯片；所述主控制器子單元采用TMS320F2812芯片，該芯片速度提升至150M，處理數據位數躍升到32位定點，并擁有EVA、EVB事件管理器和配套的12位16通道的數據采集；所述外部接口子單元采用晶體管輸出光電耦合器TLP512；所述外部擴展存儲子單元采用存儲芯片IS61LV256，考慮到混合補償系統的數據存儲容量要求比較大，故采用擴展EEPROM(AT24C512)對數據進行存儲。

6.根據權利要求1所述的基于LADRC的混合型動態無功補償控制系統，其特征在于，所述驅動電路單元由三角波發生器子單元和比較器子單元組成，該比較器子單元輸入端還與DSP控制模塊的輸出端相連接。