[發明專利]一種集成電路元器件的工藝方法

有效

• 申請號: 201710628361.4
• 申請日: 2017-07-28
• 公開（公告）號: CN107546174B
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 陳大鵬;焦斌斌;孔延梅;劉瑞文;云世昌
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L25/00;H01L25/07
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 房德權

本發明提供了一種集成電路元器件的工藝方法，包括：利用第一晶圓制作第一摻雜類型金屬氧化物半導體場效應MOS器件，利用第二晶圓制作第二摻雜類型MOS器件；引出第一摻雜類型MOS器件的源極、漏極及柵極的引線；利用2M工藝縱向引出第二摻雜類型MOS器件各層的源極、漏極、柵極的引線及轉接引線；基于所述轉接引線，在引線界面利用鍵合工藝將第一引線及第二引線進行電連接，形成CMOS器件；對引線界面所在的硅基進行背面減薄，并對減薄后的硅基進行深硅刻蝕及金屬填充，將CMOS器件的電接口引出至硅基背面，制作引線焊盤。

技術領域

本發明屬于大規模集成電路技術領域，尤其涉及一種集成電路元器件的工藝方法。

背景技術

大規模集成電路技術發展至22nm尺度后，隨著電路元器件數量的增加，基于當前標準硅技術，現有技術中的集成電路技術已無法維持摩爾定律繼續發展。

目前，互補金屬氧化物半導體器件(CMOS，Complementary Metal OxideSemiconductor)是現代集成電路技術的必備元件，CMOS器件是由P溝道金屬氧化物半導體場效應器件(P-MOS，positive channel Metal Oxide Semiconductor)晶體管和N溝道金屬氧化物半導體場效應器件(N-MOS，Negative channel-Metal-Oxide-Semiconductor)晶體管組成的，作為電路的基本單元使用。傳統的CMOS單元器件是由單個平面上的第一摻雜類型MOS器件與第二摻雜類型MOS器件相連組成，在摩爾定律發展速度變緩甚至存在失效的可能性的前提下，單純的通過縮減器件的特征尺寸來提升單位晶圓面積上的元器件密度，降低器件的成本已經不是一個良好的解決方案，成為了集成電路發展的一個瓶頸。

發明內容

針對現有技術存在的問題，本發明實施例提供了一種集成電路元器件的工藝方法，用于解決現有技術在進行大規模集成電路元件制作時單純通過縮減器件的特征尺寸來提升單位晶圓面積上的元器件密度，導致單位晶圓面積上的元器件密度不能進一步增大，導致摩爾定律發展速度變緩的技術問題，。

本發明提供一種集成電路元器件的工藝方法，所述方法包括：

利用第一晶圓制作第一摻雜類型金屬氧化物半導體場效應MOS器件，利用第二晶圓制作第二摻雜類型MOS器件；

引出所述第一摻雜類型MOS器件的第一引線；所述第一引線包括：所述第一摻雜類型MOS器件的源極、漏極及柵極的引線；

利用雙金屬層2M工藝縱向引出所述第二摻雜類型MOS器件各層的第二引線；所述第二引線包括：所述第二摻雜類型MOS器件的源極、漏極、柵極的引線及轉接引線；

基于所述轉接引線，在引線界面利用鍵合工藝將第一引線及所述第二引線進行電連接，形成CMOS器件；

對所述引線界面所在的硅基進行背面減薄，并對減薄后的所述硅基進行深硅刻蝕及金屬填充，將所述CMOS器件的電接口引出至所述硅基背面，制作引線焊盤。

上述方案中，所述利用第一晶圓制作第一摻雜類型MOS器件包括：

在所述第一晶圓上，利用離子注入工藝在第一硅襯底上制作兩個P型阱或兩個N型阱，形成所述第一摻雜類型MOS器件；

將所述第一摻雜類型MOS器件的源極、漏極及柵極的引線引出至所述第一硅襯底表面。

上述方案中，所述利用第二晶圓制作第二摻雜類型MOS器件包括：

在所述第二晶圓上，利用離子注入工藝在第二硅襯底上制作兩個N型阱或兩個P型阱，形成所述第二摻雜類型MOS器件；

將所述第二摻雜類型MOS器件的源極、漏極、柵極的引線及通孔引出至所述第二硅襯底的二氧化硅SiO₂鈍化層；