[發明專利]一種基于FPGA的任意分布寬帶調頻噪聲實時產生方法

在審

• 申請號: 201710621843.7
• 申請日: 2017-07-27
• 公開（公告）號: CN107688166A
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 奚俊;李俊
• 申請（專利權）人: 中國船舶重工集團公司第七二四研究所
• 主分類號: G01S7/38
• 分類號: G01S7/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于數字信號產生技術。

背景技術

調頻噪聲是雷達干擾模擬器壓制式噪聲的主要實現方式，被廣泛應用于雷達干擾中。雷達干擾模擬器中，壓制式噪聲干擾具有多種不同的干擾樣式；不同干擾樣式的噪聲頻譜密度需匹配不同的分布曲線，才能得到最優的干擾效果。例如，實現窄帶瞄準式干擾，調制噪聲頻譜密度為正太分布時可達到最佳干擾效果；實施寬帶阻塞干擾時，均勻分布能使能量在頻譜上更為平均，達到更好的干擾效果；因此，調頻噪聲需具有多種頻譜密度以適應不同干擾模式。另一方面，隨著雷達頻率捷變技術廣泛應用，雷達在頻域上，能通過快速切變頻率，避開被干擾頻帶；為能有效的干擾雷達，要求壓制噪聲能根據雷達波束頻率變化而快速變化，即具備較高實時性。產生具有高實時性、強隨機性、且頻譜密度服從任意給定分布的調頻噪聲具有廣泛的應用價值。

雷達干擾模擬器技術領域內，調頻噪聲已有的實現方式主要是：1.采用軟件方式，在計算機生成相應分布的調頻噪聲，通過高速數據線，傳輸給數模轉換器件，實現任意分布調頻噪聲產生；該方式的優勢是：計算機具有強大的處理能力，可產生任意分布的調頻噪聲；但受限于傳輸速率，其實時性不強。2.ROM存儲方式，將服從給定分布的偽隨機信號存儲于板載ROM中，通過實時讀取數據，經數模轉換，并與模擬本振混頻，實現任意分布調頻噪聲產生；該方式的優勢是：實時性強；但受限于ROM的大小，一般預存噪聲頻譜密度分布種類少，且需與模擬本振混頻，電路復雜。

本發明提出了一種邏輯結構簡單，資源占用少，實時性高，直接由可編程邏輯器件獨立實現的調頻噪聲產生方法。

發明內容

本發明的目的是：提供一種基于FPGA的任意分布寬帶調頻噪聲實時產生方法。

實現本發明的技術解決方案為：本方案分三個步驟，第一步，在FPGA內，構造任意分布隨機數發生器，其功能為：對M序列進行選取，得到符合給定分布的隨機數，具體方法如下：給定分布密度曲線上均勻采樣,樣本點存儲于板載ROM中；在FPGA內,根據M序列本原多項式, 獲取兩組均勻分布的M序列；一組作為ROM的地址,尋址ROM；另一組與ROM地址對應的輸出值比較，僅當隨機數小于ROM讀出值時，將當前ROM地址作為符合給定分布的隨機數輸出；第二步，符合給定分布的隨機數映射到調頻噪聲帶寬內，以獲得符合給定分布的隨機頻率，具體方如下：將已獲取的符合給定分布的隨機數B，按公式1進行線性變換，使得隨機數的變化始終限定在噪聲帶寬內，從而得到符合給定分布的隨機頻率；第三步，將上一步獲取的隨機頻率，作為DDS輸入頻率，即可直接合成出調頻噪聲。

本發明與現有技術相比，其顯著優點為：針對軟件方法存在的大數據量傳輸瓶頸導致實時性不高的問題，本發明的調頻噪聲全部處理均由可編程邏輯器件直接產生，提高了實時性；針對ROM存儲式，存儲數據量大，隨機性不強，且數模混合電路復雜的問題，本發明的調頻噪聲采用：1.板載ROM中存儲少量給定分布密度曲線的樣本點；2.符合給定分布的隨機數由均勻分布的隨機數由M序列經門限篩選得到；3.調制噪聲的隨機頻率由符合給定分布的隨機數映射到調制噪聲的帶寬范圍內得到；4.最后通過DDS直接合成出符合給定分布的數字調頻噪聲；該方法，存儲數據量少，可同時存儲多種分布的樣本點；調制噪聲產生完全通過FPGA 內部邏輯實現，改善了電路復雜性。

本發明基于FPGA的硬件平臺，采用VHDL語言編程，已應用于工程實際。

附圖說明

圖1是本發明任意分布寬帶調頻噪聲實時產生方法流程圖。

圖2是本發明正態分布調頻噪聲頻譜密度曲線圖。

圖3是本發明正態分布調頻噪聲頻譜圖。

具體實施方式

如圖1所示，本發明具體實施方法為：

1.給定分布密度曲線上均勻采樣m個樣本點，存儲于板載ROM中；

2.FPGA內部，根據M序列本原多項式產生兩組M序列M1、M2，其中M1二進制位數與樣本點二進制位數相同，M2二進制位數與ROM地址二進制位數相同；以M2為地址，尋址ROM 得到值A，若A>M1，則輸出M2，否則舍棄，從而得到符合給定分布的隨機數B；

3.實現隨機數與隨機頻率的映射：根據公式將B中的每個隨機數映射到調制噪聲的帶寬范圍內，得到隨機頻率；

4.最后，將獲取的隨機頻率，輸入DDS的IP核，得到頻譜密度符合任意給定分布調頻噪聲。

本發明所述技術方案具有實時性高、資源占用小的特點，設計帶寬100MHz頻譜密度為正態分布的調頻噪聲，數據有效位數16位，系統時鐘250MHz時，FPGA的block ram資源消耗小于256KB，調頻噪聲形成時間小于1us，調頻噪聲頻譜密度曲線如圖2，調頻噪聲頻譜如圖 3，滿足大多數雷達干擾模擬器調頻噪聲設計的要求。