[發明專利]半導體存儲器及其制造方法

有效

• 申請號: 201710613385.2
• 申請日: 2017-07-25
• 公開（公告）號: CN107301976B
• 公開（公告）日: 2018-05-25
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

1.一種半導體存儲器的制造方法，其特征在于，包括：

1)提供一半導體襯底，所述襯底上形成有多個在內存數組結構中的第一焊盤、以及排除在所述內存數組結構之外且位于所述第一焊盤外周的若干第二焊盤；

2)于所述襯底上形成交替層疊的介質層及支撐層；

3)于所述介質層上形成第一掩膜以及第二掩膜，所述第一掩膜用于刻蝕所述介質層以形成與所述第一焊盤對應的電容孔以及與所述第二焊盤對應的虛置孔，所述第二掩膜用于掩蔽位于所述電容孔及所述虛置孔之外的外圍區域，且所述第二掩膜的邊緣沿著距離最靠近的電容孔或虛置孔的一預設間距彎曲；

4)基于所述第一掩膜及所述第二掩膜于所述介質層中刻蝕出直至所述第一焊盤的電容孔及直至所述第二焊盤的虛置孔；

5)于所述電容孔內及所述虛置孔內形成第一導電層與第二導電層；步驟5)中，先于所述第一導電層表面形成犧牲間隔層，然后將所述犧牲間隔層回蝕至所述電容孔以內；

6)形成多個開口，所述開口暴露所述電容孔內的部分所述介質層及部分所述犧牲間隔層，藉由所述開口進行濕法腐蝕去除所述介質層及所述犧牲間隔層，所述開口相對偏離所述虛置孔；及

7)對應于所述電容孔位置，形成覆蓋所述第一導電層及第二導電層內表面及外表面的電容介質，并形成覆蓋所述電容介質外表面的第三導電層，由所述電容孔位置制備出雙面電容器，由所述虛置孔位置制備出連接所述支撐層的支架筒。

2.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：步驟5)中，于所述犧牲間隔層及介質層表面形成第二導電層，所述第二導電層與所述第一導電層形成閉合結構；步驟6)中，所述開口暴露所述電容孔內的部分所述介質層及部分所述犧牲間隔層，藉由所述開口進行濕法腐蝕去除所述介質層及所述犧牲間隔層。

3.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：所述介質層的材質包括氧化硅和氮氧化硅其中之一，所述介質層中摻雜有硼和磷其中之一，所述支撐層的材質包括氮化硅、氮氧化硅、氧化鋁中所構成群組的其中之一；所述濕法腐蝕采用的腐蝕液包括氫氟酸溶液和氫氟酸氨水溶液其中之一。

4.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：步驟6)中，一個所述開口僅與一個所述電容孔交疊，或者一個所述開口同時與多個所述電容孔交疊。

5.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：步驟3)包括：

3-1)于所述介質層上依次形成多晶硅層、第一介電膜層、第一有機材料層以及第一子掩膜層；

3-2)于所述第一子掩膜層上依次形成第二有機材料層、第二介電薄膜以及第二子掩膜層，其中，所述第一子掩膜層的第一窗口與第二子掩膜層的第二窗口交迭排列以形成電容孔窗口，且所述第一窗口與第二窗口之間的夾角為55～65°或115～125°，所述多晶硅層、第一介電膜層、第一有機材料層、第一子掩膜層、第二有機材料層、第二介電薄膜以及第二子掩膜層共同組成所述第一掩膜；及

3-3)于所述第二子掩膜層上形成所述第二掩膜，且所述預設間距使得步驟4)刻蝕出的位于邊際區域的電容孔及虛置孔的形貌與位于內部的電容孔的形貌一致。

6.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：所述預設間距為相鄰的兩所述電容孔之間間距的30％～80％，所述電容孔及所述虛置孔的深寬比均為5～20，所述雙面電容器的高度范圍為0.5～5μm。

7.根據權利要求1所述的半導體存儲器的制造方法，其特征在于：所述第一導電層的截面形狀為第一U型結構，所述第二導電層的主要截面形狀為第二U型結構，所述第二U型結構位于所述第一U型結構內側，且所述第二U型結構與所述第一U型結構具有間隔，所述第二導電層另具有由所述第二U型結構的頂端延伸的連接部，以與所述第一U型結構相連形成閉合結構。

8.根據權利要求7所述的雙面電容器的制造方法，其特征在于：在步驟6)中，用以提供所述開口的介電薄膜覆蓋所述第二導電層的連接部。