[發(fā)明專利]讀寫數(shù)據(jù)的方法及存儲系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201710613362.1
• 申請日: 2017-07-25
• 公開（公告）號: CN107402723B
• 公開（公告）日: 2020-05-12
• 發(fā)明（設(shè)計）人: 王翰
• 申請（專利權(quán)）人: 北京騰凌科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京博思佳知識產(chǎn)權(quán)代理有限公司 11415
• 代理人: 陳蕾

1.一種存儲系統(tǒng)，其特征在于，所述存儲系統(tǒng)包括存儲服務(wù)器，現(xiàn)場可編程門陣列FPGA處理器，存儲器以及串行小型計算機(jī)系統(tǒng)接口SAS硬盤；所述FPGA處理器與所述存儲器電連接；并且，所述FPGA處理器與所述存儲服務(wù)器通過高速外圍組件互聯(lián)PCIE總線相連接，與所述SAS硬盤通過SAS連接線相連接；

其中，所述存儲服務(wù)器，用于向所述FPGA處理器發(fā)送初始請求；

所述FPGA處理器，用于接收所述存儲服務(wù)器發(fā)送的初始請求，并基于所述初始請求獲取針對所述SAS硬盤的讀寫操作請求；基于所述讀寫操作請求構(gòu)建讀寫命令，并將所述讀寫命令發(fā)送給所述SAS硬盤，以在讀取數(shù)據(jù)時，指示所述SAS硬盤返回目標(biāo)數(shù)據(jù)，在寫入數(shù)據(jù)時，指示所述SAS硬盤寫入目標(biāo)數(shù)據(jù)；以及基于所述讀寫操作請求獲取所述存儲服務(wù)器對應(yīng)的讀寫地址；獲取目標(biāo)數(shù)據(jù)；其中，在讀取數(shù)據(jù)時，從所述SAS硬盤獲取所述目標(biāo)數(shù)據(jù)；在寫入數(shù)據(jù)時，根據(jù)所述讀寫地址從所述存儲服務(wù)器獲取所述目標(biāo)數(shù)據(jù)；將所述目標(biāo)數(shù)據(jù)存儲在所述存儲器中，并在滿足讀寫條件時，從所述存儲器中取出所述目標(biāo)數(shù)據(jù)；執(zhí)行讀寫操作；其中，在讀取數(shù)據(jù)時，根據(jù)所述讀寫地址向所述存儲服務(wù)器傳輸所述目標(biāo)數(shù)據(jù)；在寫入數(shù)據(jù)時，向所述SAS硬盤傳輸所述目標(biāo)數(shù)據(jù)；

所述存儲器，用于存儲所述目標(biāo)數(shù)據(jù)；

所述SAS硬盤，用于接收所述FPGA處理器發(fā)送的所述讀寫命令；在讀取數(shù)據(jù)時，響應(yīng)于所述讀寫命令，取出所述目標(biāo)數(shù)據(jù)，并向所述FPGA處理器返回所述目標(biāo)數(shù)據(jù)；在寫入數(shù)據(jù)時，響應(yīng)于所述讀寫命令，接收所述FPGA處理器發(fā)送的所述目標(biāo)數(shù)據(jù)，并寫入所述目標(biāo)數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的存儲系統(tǒng)，其特征在于，所述存儲服務(wù)器包括DMA控制單元；所述FPGA處理器包括DMA解析單元；

所述存儲服務(wù)器具體用于：

由所述DMA控制單元處理得到所述初始請求，并通過所述PCIE總線向所述FPGA處理器發(fā)送所述初始請求；

所述FPGA處理器具體用于：

接收所述存儲服務(wù)器發(fā)送的所述初始請求，并通過所述DMA解析單元對所述初始請求進(jìn)行解析，以得到所述讀寫操作請求。

3.根據(jù)權(quán)利要求2所述的存儲系統(tǒng)，其特征在于，所述FPGA處理器還包括命令處理單元以及數(shù)據(jù)處理單元，所述命令處理單元分別與所述DMA解析單元以及所述數(shù)據(jù)處理單元電連接；

所述FPGA處理器進(jìn)一步具體用于：

所述命令處理單元根據(jù)所述讀寫操作請求構(gòu)建讀寫命令，并通過所述SAS連接線向所述SAS硬盤發(fā)送所述讀寫命令；

所述命令處理單元根據(jù)所述讀寫操作請求獲取所述讀寫地址，并向所述數(shù)據(jù)處理單元發(fā)送所述讀寫地址；

在讀取數(shù)據(jù)時，所述數(shù)據(jù)處理單元根據(jù)所述讀寫地址通過所述PCIE總線從所述存儲服務(wù)器獲取所述目標(biāo)數(shù)據(jù)；

在寫入數(shù)據(jù)時，所述數(shù)據(jù)處理單元接收所述SAS硬盤返回的所述目標(biāo)數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的存儲系統(tǒng)，其特征在于，所述FPGA處理器進(jìn)一步具體用于：

所述數(shù)據(jù)處理單元將所述目標(biāo)數(shù)據(jù)存儲在所述存儲器中，在滿足讀寫條件時，所述數(shù)據(jù)處理單元從所述存儲器中取出所述目標(biāo)數(shù)據(jù)。

5.根據(jù)權(quán)利要求4所述的存儲系統(tǒng)，其特征在于，所述FPGA處理器進(jìn)一步具體用于：

在讀取數(shù)據(jù)時，所述數(shù)據(jù)處理單元將所述目標(biāo)數(shù)據(jù)通過所述PCIE總線傳輸給所述存儲服務(wù)器，以完成讀取操作；

在寫入數(shù)據(jù)時，所述數(shù)據(jù)處理單元將所述目標(biāo)數(shù)據(jù)通過所述SAS連接線傳輸給所述SAS硬盤，以完成寫入操作。