[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其形成方法有效
| 申請?zhí)枺?/td> | 201710611944.6 | 申請日: | 2017-07-25 |
| 公開(公告)號: | CN109300789B | 公開(公告)日: | 2021-07-09 |
| 發(fā)明(設(shè)計)人: | 唐粕人 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 及其 形成 方法 | ||
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法,其中方法包括:提供襯底;在所述襯底上形成柵極結(jié)構(gòu);在所述柵極結(jié)構(gòu)兩側(cè)形成第一源漏摻雜層;在所述柵極結(jié)構(gòu)兩側(cè)的第一源漏摻雜層表面形成第二源漏摻雜層,所述第一源漏摻雜層與柵極結(jié)構(gòu)之間的間距小于所述第二源漏摻雜層與柵極結(jié)構(gòu)之間的間距。其中,由于所述第一源漏摻雜層距離所述柵極結(jié)構(gòu)較近,所述第一源漏摻雜層能夠為溝道提供較大的應(yīng)力,從而能夠增加溝道載流子的遷移速率;此外,所述第二源漏摻雜層與柵極結(jié)構(gòu)之間的間距較大,從而能夠減小短溝道效應(yīng)。因此,所述形成方法能夠改善半導(dǎo)體結(jié)構(gòu)的性能。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
背景技術(shù)
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展,半導(dǎo)體器件朝著更高的元件密度,以及更高集成度的方向發(fā)展。晶體管作為最基本的半導(dǎo)體器件目前正被廣泛應(yīng)用,因此隨著半導(dǎo)體器件的元件密度和集成度的提高,晶體管的尺寸也越來越小。
晶體管的結(jié)構(gòu)包括:襯底;位于襯底上的柵極;位于柵極側(cè)壁表面的側(cè)墻;位于所述側(cè)墻兩側(cè)襯底中的源漏摻雜層。為了增加晶體管溝道中載流子的遷移速率,現(xiàn)有的半導(dǎo)體的形成方法引入應(yīng)變硅技術(shù)。所述應(yīng)變硅技術(shù)就是使源漏摻雜層的晶格常數(shù)與襯底的晶格常數(shù)不相同,從而使源漏摻雜層對溝道產(chǎn)生應(yīng)力,從而增加溝道中載流子的遷移速率。這就導(dǎo)致柵極、側(cè)墻和源漏摻雜層構(gòu)成電容器,所述電容器具有寄生電容。
現(xiàn)有技術(shù)形成的半導(dǎo)體結(jié)構(gòu)很難同時滿足晶體管對寄生電容較小,且溝道中載流子遷移速率較大的要求。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法,能夠簡化半導(dǎo)體結(jié)構(gòu)的形成工藝。
為解決上述問題,本發(fā)明技術(shù)方案提供一種半導(dǎo)體結(jié)構(gòu)的形成方法,包括:提供襯底;在所述襯底上形成柵極結(jié)構(gòu);在所述柵極結(jié)構(gòu)兩側(cè)形成第一源漏摻雜層,所述第一源漏摻雜層側(cè)壁到相鄰柵極結(jié)構(gòu)側(cè)壁的最小距離為第一距離;在所述柵極結(jié)構(gòu)兩側(cè)的第一源漏摻雜層表面形成第二源漏摻雜層,所述第二源漏摻雜層側(cè)壁到相鄰柵極結(jié)構(gòu)側(cè)壁的最小距離為第二距離,所述第二距離大于第一距離。
可選的,形成所述第一源漏摻雜層之前,還包括:形成覆蓋所述柵極結(jié)構(gòu)側(cè)壁的第一側(cè)墻;所述第一源漏摻雜層位于所述第一側(cè)墻兩側(cè);形成所述第二源漏摻雜層之前,還包括:在所述第一源漏摻雜層上形成覆蓋所述第一側(cè)墻的第二側(cè)墻,所述第二源漏摻雜層位于所述第二側(cè)墻兩側(cè)。
可選的,所述第一源漏摻雜層位于所述柵極結(jié)構(gòu)兩側(cè)的襯底表面。
可選的,形成所述第一源漏摻雜層的步驟包括:以所述柵極結(jié)構(gòu)和第一側(cè)墻為掩膜,在所述柵極結(jié)構(gòu)兩側(cè)的襯底表面形成第一外延層;對所述第一外延層進行第一摻雜,形成所述第一源漏摻雜層;形成所述第二源漏摻雜層的步驟包括:以所述柵極結(jié)構(gòu)、第一側(cè)墻和第二側(cè)墻為掩膜,在所述第二側(cè)墻兩側(cè)的第一源漏摻雜層表面形成所述第二外延層;對所述第二外延層進行第二摻雜,形成所述第二源漏摻雜層。
可選的,還包括:對所述第一源漏摻雜層和第二源漏摻雜層進行退火處理。
可選的,所述第一源漏摻雜層位于所述柵極結(jié)構(gòu)兩側(cè)的襯底中。
可選的,形成所述第一源漏摻雜層的步驟包括:以所述柵極結(jié)構(gòu)和第一側(cè)墻為掩膜,在所述柵極結(jié)構(gòu)兩側(cè)的襯底中形成凹槽;在所述凹槽中形成第一外延層;對所述第一外延層進行第一摻雜,形成第一源漏摻雜層;形成所述第二源漏摻雜層的步驟包括:以所述柵極結(jié)構(gòu)、第一側(cè)墻和第二側(cè)墻為掩膜,在所述第二側(cè)墻兩側(cè)的第一源漏摻雜層表面形成所述第二外延層;對所述第二外延層進行第二摻雜,形成所述第二源漏摻雜層。
可選的,所述第一側(cè)墻的厚度為2nm~10nm;所述第二側(cè)墻的厚度為3nm~15mn。
可選的,所述第一側(cè)墻和第二側(cè)墻的材料為氮化硅、氧化硅、氮氧化硅、碳氧化硅或碳氮化硅。
可選的,所述第二源漏摻雜層頂部表面高于所述襯底表面。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710611944.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





