[發(fā)明專利]一種發(fā)光二極管芯片結(jié)構(gòu)及其制作方法

有效

• 申請?zhí)枺?/td>: 201710610317.0
• 申請日: 2017-07-25
• 公開（公告）號: CN107507894B
• 公開（公告）日: 2019-11-01
• 發(fā)明（設(shè)計(jì)）人: 鄧有財(cái);馮巖;楊碩;張中英;邱樹添
• 申請（專利權(quán)）人: 廈門三安光電有限公司
• 主分類號: H01L33/02
• 分類號: H01L33/02;H01L33/14;H01L33/20;H01L33/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種發(fā)光二極管芯片結(jié)構(gòu)及其制作方法，包括：第一導(dǎo)電類型半導(dǎo)體層、有源層和第二導(dǎo)電類型半導(dǎo)體層，芯片表面具有第一導(dǎo)電類型半導(dǎo)體層臺階，芯片表面還覆蓋有鈍化層、透明電流擴(kuò)展層，臺階的側(cè)壁為斜面，第二導(dǎo)電類型半導(dǎo)體層的上表面靠近臺階的區(qū)域覆蓋有鈍化層；除了覆蓋有鈍化層的區(qū)域之外，其他第二導(dǎo)電類型半導(dǎo)體層的上表面部分或者全部覆蓋有透明電流擴(kuò)展層，透明電流擴(kuò)展層的下表面分別與第二導(dǎo)電類型半導(dǎo)體層的上表面以及鈍化層上表面接觸，第一導(dǎo)電類型半導(dǎo)體層和第二導(dǎo)電類型半導(dǎo)體層的折射率大于鈍化層的折射率大于透明電流擴(kuò)展層的折射率。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體照明領(lǐng)域，具體涉及一種發(fā)光二極管芯片結(jié)構(gòu)及其制作方法。

背景技術(shù)

常規(guī)ITO層（Indium Tin Oxides透明電流擴(kuò)展層）被PV層（Passivation鈍化層）和第二導(dǎo)電類型半導(dǎo)體層包裹，ITO材料容易泄露到側(cè)壁上，導(dǎo)致發(fā)光二極管漏電。

發(fā)明內(nèi)容

本發(fā)明提供了一種發(fā)光二極管芯片結(jié)構(gòu)，依次包括：第一導(dǎo)電類型半導(dǎo)體層、發(fā)光層和第二導(dǎo)電類型半導(dǎo)體層，還包括透明電流擴(kuò)展層和鈍化層，發(fā)光二極管具有相鄰的由第一導(dǎo)電類型半導(dǎo)體層構(gòu)成的第一臺階面和由第二導(dǎo)電類型半導(dǎo)體層構(gòu)成的第二臺階面，第一臺階面和第二臺階面之間具有側(cè)壁，透明電流擴(kuò)展層與第二臺階面接觸，與第二臺階面接觸的透明電流擴(kuò)展層距離第二臺階面邊緣的距離不大于5μm，或者透明電流擴(kuò)展層超出第二臺階面邊緣，透明電流擴(kuò)展層不與發(fā)光層或者第一導(dǎo)電類型半導(dǎo)體層接觸，所述側(cè)壁上覆蓋有鈍化層。

優(yōu)選地，所述側(cè)壁為傾斜的。

優(yōu)選地，所述側(cè)壁與豎直方向的傾斜角度為5°~15°。

優(yōu)選地，所述鈍化層與透明電流擴(kuò)展層接觸，透明電流擴(kuò)展層覆蓋在鈍化層之上。

優(yōu)選地，所述透明電流擴(kuò)展層覆蓋區(qū)域最少包括鈍化層對應(yīng)發(fā)光層的位置。

優(yōu)選地，與第二臺階面接觸的透明電流擴(kuò)展層距離第二臺階面邊緣的距離不大于2μm。

優(yōu)選地，所述透明電流擴(kuò)展層的厚度為10nm~200nm。

優(yōu)選地，所述鈍化層的厚度為0.1nm~250nm。

優(yōu)選地，所述透明電流擴(kuò)展層選用的材料折射率小于鈍化層的折射率小于第一導(dǎo)電類型半導(dǎo)體層或第二導(dǎo)電類型半導(dǎo)體層或發(fā)光層的折射率。

優(yōu)選地，所述覆蓋在鈍化層之上的透明電流擴(kuò)展層離散分布。

優(yōu)選地，透明電流擴(kuò)展層包括脊?fàn)罱Y(jié)構(gòu)。

優(yōu)選地，所述脊?fàn)罱Y(jié)構(gòu)具有導(dǎo)光的能力。

優(yōu)選地，所述脊?fàn)罱Y(jié)構(gòu)相互間距離為100nm~1000nm。

優(yōu)選地，所述脊?fàn)罱Y(jié)構(gòu)的橫截面為三角形或弧形或梯形或方形。

優(yōu)選地，所述第一臺階面屬于非電極窗口。優(yōu)選地，所述透明電流擴(kuò)展層的材料包括ITO或者ZnO，所述鈍化層的材料包括SiO₂、ALN,或者AL₂O₃。

本發(fā)明還提供了一種發(fā)光二極管芯片制作方法，用于制作芯片表面的透明電流擴(kuò)展層和鈍化層，包括制作步驟：

步驟1、提供外延片，外延片依次包括第一導(dǎo)電類型半導(dǎo)體層、發(fā)光層、第二導(dǎo)電類型半導(dǎo)體層；

步驟2、在第二導(dǎo)電類型半導(dǎo)體層上通過制作芯片圖形，制作出由第一導(dǎo)電類型半導(dǎo)體層構(gòu)成的第一臺階面和由第二導(dǎo)電類型半導(dǎo)體層構(gòu)成的第二臺階面，其中在第一臺階面和第二臺階面之間制作出側(cè)壁；

步驟3、在所述側(cè)壁上堆疊鈍化層，所述鈍化層與第二臺階面接觸部分到第二臺階面邊緣的距離不大于2μm，或者鈍化層不與第二臺階面接觸；