[發明專利]高壓輸出級集成電路

在審

• 申請號: 201710609992.1
• 申請日: 2017-07-25
• 公開（公告）號: CN107196502A
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 李迪;費春龍;楊銀堂;周歧發;柴常春;李婭妮
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H02M3/137
• 分類號: H02M3/137;H02M1/14
• 代理公司: 北京天奇智新知識產權代理有限公司11340
• 代理人: 陳新勝

技術領域

本發明涉及電路技術領域，特別是涉及高壓輸出級集成電路。

背景技術

目前，集成電路在工廠以及日常生活中應用非常廣泛，可是高壓集成電路的電壓不穩，利用穩壓器能夠將電壓穩定，卻不能有效地濾除雜波，以及異常電壓的調控，高壓集成電路的輸出電壓一旦不穩或雜波不能濾除，都會對整個集成電路芯片的功能效果帶來很大的影響，甚至會損壞集成電路芯片。

所以本發明提供一種新的方案來解決此問題。

發明內容

針對上述情況，為克服現有技術之缺陷，本發明之目的在于提供高壓輸出級集成電路，具有構思巧妙、人性化設計的特性，有效地解決了高壓集成電路的輸出電壓的穩定和濾波且能有效的調控異常電壓的問題。

其解決的技術方案是，高壓輸出級集成電路，包括濾波電路和調幅電路，所述濾波電路串聯RC電路濾去中高頻雜波，同時利用運放器穩壓和比例放大后輸入調幅電路，調幅電路利用晶閘管和三端可控硅調幅輸出穩定的電壓；

所述調幅電路采用晶閘管D4和D6的負極分兩路接收濾波電路的電壓，分別串聯電容C4和C5，通過控制三端可控硅Q1和Q2截止和導通，實現電壓的調幅。

優選地，所述調幅電路包括晶閘管D4和D6，晶閘管D4的正極接電容C4的一端，電容C4的另一端接晶閘管D5的負極和三端可控硅Q1的控制極，三端可控硅Q1的陰極接晶閘管D8的正極，晶閘管D6的正極接電容C5的一端，電容C5的另一端接晶閘管D7的負極和三端可控硅Q2的控制極，三端可控硅Q2的陰極接晶閘管D8的負極和晶閘管D9的正極，三端可控硅Q1和Q2的陽極以及晶閘管D5和D7的正極接地，晶閘管D9的負極接電壓輸出端口。

由于以上技術方案的采用，本發明與現有技術相比具有如下優點；

1,采用晶閘管D4和D6的負極分兩路接收接收濾波電路的電壓，一路串聯電容C4，利用電容C4通交隔直的特性濾去交流電壓中的直流電壓，電容C4的另一端接晶閘管D5的負極和三端可控硅Q1的控制極，晶閘管D5起到保護電路的作用，三端可控硅Q1的控制極電位過高(異常過高電壓)則會反相導通接地，電位過低(異常過低電壓)不會使三端可控硅Q1觸發導通，同理并聯了同樣的電路由晶閘管D6、D7和電容C5以及三端可控硅Q2，達到調幅的效果，有效地解決了高壓集成電路的輸出電壓的穩定和濾波且能有效的調控異常電壓。

2，利用電阻R1、R2和R3分壓，由于電壓輸入端口接收的是高壓信號，經過分壓處理后才能經過RC電路濾波，達到濾除中高頻諧波的效果，為了保護電路又設計了二極管D1～D3保護電路，為了保證電壓的頻率和幅值不變，又設計了運放器AR1和AR2比例放大，保持電壓的頻率和幅值不變，達到濾波的效果，具有很大的實用價值和推廣價值。

附圖說明

圖1為本發明高壓輸出級集成電路的電路原理圖。

圖2為本發明高壓輸出級集成電路的調幅電路原理圖。

具體實施方式

有關本發明的前述及其他技術內容、特點與功效，在以下配合參考附圖1至附圖2對實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的結構內容，均是以說明書附圖為參考。

下面將參照附圖描述本發明的各示例性的實施例。

實施例一，高壓輸出級集成電路，包括濾波電路和調幅電路，所述濾波電路串聯RC電路濾去中高頻雜波，同時利用運放器穩壓和比例放大后輸入調幅電路，調幅電路利用晶閘管和三端可控硅調幅輸出穩定的電壓；

所述調幅電路采用晶閘管D4和D6的負極分兩路接收接收濾波電路的電壓，一路串聯電容C4，利用電容C4通交隔直的特性濾去交流電壓中的直流電壓，電容C4的另一端接晶閘管D5的負極和三端可控硅Q1的控制極，晶閘管D5起到保護電路的作用，三端可控硅Q1的控制極電位過高則會反相導通接地，電位過低不會使三端可控硅Q1觸發導通，同理并聯了同樣的電路由晶閘管D6、D7和電容C5以及三端可控硅Q2，達到調幅的效果；所述調幅電路包括晶閘管D4和D6，晶閘管D4的正極接電容C4的一端，電容C4的另一端接晶閘管D5的負極和三端可控硅Q1的控制極，三端可控硅Q1的陰極接晶閘管D8的正極，晶閘管D6的正極接電容C5的一端，電容C5的另一端接晶閘管D7的負極和三端可控硅Q2的控制極，三端可控硅Q2的陰極接晶閘管D8的負極和晶閘管D9的正極，三端可控硅Q1和Q2的陽極以及晶閘管D5和D7的正極接地，晶閘管D9的負極接電壓輸出端口。