[發(fā)明專利]高壓輸出級(jí)集成電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710609992.1
• 申請(qǐng)日: 2017-07-25
• 公開（公告）號(hào): CN107196502A
• 公開（公告）日: 2017-09-22
• 發(fā)明（設(shè)計(jì)）人: 李迪;費(fèi)春龍;楊銀堂;周歧發(fā);柴常春;李婭妮
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H02M3/137
• 分類號(hào): H02M3/137;H02M1/14
• 代理公司: 北京天奇智新知識(shí)產(chǎn)權(quán)代理有限公司11340
• 代理人: 陳新勝

技術(shù)領(lǐng)域

本發(fā)明涉及電路技術(shù)領(lǐng)域，特別是涉及高壓輸出級(jí)集成電路。

背景技術(shù)

目前，集成電路在工廠以及日常生活中應(yīng)用非常廣泛，可是高壓集成電路的電壓不穩(wěn)，利用穩(wěn)壓器能夠?qū)㈦妷悍€(wěn)定，卻不能有效地濾除雜波，以及異常電壓的調(diào)控，高壓集成電路的輸出電壓一旦不穩(wěn)或雜波不能濾除，都會(huì)對(duì)整個(gè)集成電路芯片的功能效果帶來很大的影響，甚至?xí)p壞集成電路芯片。

所以本發(fā)明提供一種新的方案來解決此問題。

發(fā)明內(nèi)容

針對(duì)上述情況，為克服現(xiàn)有技術(shù)之缺陷，本發(fā)明之目的在于提供高壓輸出級(jí)集成電路，具有構(gòu)思巧妙、人性化設(shè)計(jì)的特性，有效地解決了高壓集成電路的輸出電壓的穩(wěn)定和濾波且能有效的調(diào)控異常電壓的問題。

其解決的技術(shù)方案是，高壓輸出級(jí)集成電路，包括濾波電路和調(diào)幅電路，所述濾波電路串聯(lián)RC電路濾去中高頻雜波，同時(shí)利用運(yùn)放器穩(wěn)壓和比例放大后輸入調(diào)幅電路，調(diào)幅電路利用晶閘管和三端可控硅調(diào)幅輸出穩(wěn)定的電壓；

所述調(diào)幅電路采用晶閘管D4和D6的負(fù)極分兩路接收濾波電路的電壓，分別串聯(lián)電容C4和C5，通過控制三端可控硅Q1和Q2截止和導(dǎo)通，實(shí)現(xiàn)電壓的調(diào)幅。

優(yōu)選地，所述調(diào)幅電路包括晶閘管D4和D6，晶閘管D4的正極接電容C4的一端，電容C4的另一端接晶閘管D5的負(fù)極和三端可控硅Q1的控制極，三端可控硅Q1的陰極接晶閘管D8的正極，晶閘管D6的正極接電容C5的一端，電容C5的另一端接晶閘管D7的負(fù)極和三端可控硅Q2的控制極，三端可控硅Q2的陰極接晶閘管D8的負(fù)極和晶閘管D9的正極，三端可控硅Q1和Q2的陽極以及晶閘管D5和D7的正極接地，晶閘管D9的負(fù)極接電壓輸出端口。

由于以上技術(shù)方案的采用，本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)；

1,采用晶閘管D4和D6的負(fù)極分兩路接收接收濾波電路的電壓，一路串聯(lián)電容C4，利用電容C4通交隔直的特性濾去交流電壓中的直流電壓，電容C4的另一端接晶閘管D5的負(fù)極和三端可控硅Q1的控制極，晶閘管D5起到保護(hù)電路的作用，三端可控硅Q1的控制極電位過高(異常過高電壓)則會(huì)反相導(dǎo)通接地，電位過低(異常過低電壓)不會(huì)使三端可控硅Q1觸發(fā)導(dǎo)通，同理并聯(lián)了同樣的電路由晶閘管D6、D7和電容C5以及三端可控硅Q2，達(dá)到調(diào)幅的效果，有效地解決了高壓集成電路的輸出電壓的穩(wěn)定和濾波且能有效的調(diào)控異常電壓。

2，利用電阻R1、R2和R3分壓，由于電壓輸入端口接收的是高壓信號(hào)，經(jīng)過分壓處理后才能經(jīng)過RC電路濾波，達(dá)到濾除中高頻諧波的效果，為了保護(hù)電路又設(shè)計(jì)了二極管D1～D3保護(hù)電路，為了保證電壓的頻率和幅值不變，又設(shè)計(jì)了運(yùn)放器AR1和AR2比例放大，保持電壓的頻率和幅值不變，達(dá)到濾波的效果，具有很大的實(shí)用價(jià)值和推廣價(jià)值。

附圖說明

圖1為本發(fā)明高壓輸出級(jí)集成電路的電路原理圖。

圖2為本發(fā)明高壓輸出級(jí)集成電路的調(diào)幅電路原理圖。

具體實(shí)施方式

有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考附圖1至附圖2對(duì)實(shí)施例的詳細(xì)說明中，將可清楚的呈現(xiàn)。以下實(shí)施例中所提到的結(jié)構(gòu)內(nèi)容，均是以說明書附圖為參考。

下面將參照附圖描述本發(fā)明的各示例性的實(shí)施例。

實(shí)施例一，高壓輸出級(jí)集成電路，包括濾波電路和調(diào)幅電路，所述濾波電路串聯(lián)RC電路濾去中高頻雜波，同時(shí)利用運(yùn)放器穩(wěn)壓和比例放大后輸入調(diào)幅電路，調(diào)幅電路利用晶閘管和三端可控硅調(diào)幅輸出穩(wěn)定的電壓；

所述調(diào)幅電路采用晶閘管D4和D6的負(fù)極分兩路接收接收濾波電路的電壓，一路串聯(lián)電容C4，利用電容C4通交隔直的特性濾去交流電壓中的直流電壓，電容C4的另一端接晶閘管D5的負(fù)極和三端可控硅Q1的控制極，晶閘管D5起到保護(hù)電路的作用，三端可控硅Q1的控制極電位過高則會(huì)反相導(dǎo)通接地，電位過低不會(huì)使三端可控硅Q1觸發(fā)導(dǎo)通，同理并聯(lián)了同樣的電路由晶閘管D6、D7和電容C5以及三端可控硅Q2，達(dá)到調(diào)幅的效果；所述調(diào)幅電路包括晶閘管D4和D6，晶閘管D4的正極接電容C4的一端，電容C4的另一端接晶閘管D5的負(fù)極和三端可控硅Q1的控制極，三端可控硅Q1的陰極接晶閘管D8的正極，晶閘管D6的正極接電容C5的一端，電容C5的另一端接晶閘管D7的負(fù)極和三端可控硅Q2的控制極，三端可控硅Q2的陰極接晶閘管D8的負(fù)極和晶閘管D9的正極，三端可控硅Q1和Q2的陽極以及晶閘管D5和D7的正極接地，晶閘管D9的負(fù)極接電壓輸出端口。