[發明專利]一種像素補償電路

有效

• 申請號: 201710609595.4
• 申請日: 2017-07-25
• 公開（公告）號: CN107437399B
• 公開（公告）日: 2019-03-22
• 發明（設計）人: 李雪
• 申請（專利權）人: 武漢華星光電半導體顯示技術有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

技術領域

本發明涉及顯示技術領域，尤其涉及一種像素補償電路

背景技術

有機發光二極管(OLED，Organic Light Emitting Display)色域廣、對比度高、節能、并具有可折疊型，因而在現有的顯示裝置中具有強有力的競爭力。但是，由于OLED的發光亮度與流經OLED的電流大小有關，所以作為驅動的晶體管的電學性能會直接影響顯示效果，尤其是晶體管的閾值電壓經常會發生漂移，使得整個OLED顯示裝置出現亮度不均勻的問題。另外，作為驅動OLED發光的電源電壓，在像素電源線尺寸較長時，會產生較大的電壓下降，同樣會造成OLED亮度不均。

故，有必要提供一種像素補償電路及顯示裝置，以解決現有技術所存在的問題。

發明內容

本發明的在于提供一種像素補償電路，可以消除晶體管的閾值電壓以及電源電壓的壓降造成的畫面顯示不良，進而提高畫面顯示對比度，延緩發光器件老化。

本發明提供一種像素補償電路，其包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、存儲電容以及發光器件；其中，

所述第一晶體管的柵極電性連接于第一控制信號端，所述第一晶體管的源極電性連接于參考電壓端以及所述第三晶體管的源極，所述第一晶體管的漏極電性連接于所述存儲電容的第一端以及所述第五晶體管的源極；

所述第二晶體管的柵極電性連接于所述第一控制信號端，所述第二晶體管的源極電性連接于數據電壓端，所述第二晶體管的漏極電性連接于所述第五晶體管的漏極以及所述第七晶體管的柵極；

所述第三晶體管的柵極電性連接于所述第一控制信號端，所述第三晶體管的漏極電性連接于所述第六晶體管的源極以及所述第七晶體管的漏極；

所述第四晶體管的柵極電性連接于第二控制信號端，所述第四晶體管的源極電性連接于第一電壓端，所述第四晶體管的漏極電性連接于所述存儲電容的第二端以及所述第七晶體管的源極；

所述第五晶體管的柵極電性連接于第三控制信號端；

所述第六晶體管的柵極電性連接于第四控制信號端，所述第六晶體管的漏極電性連接于所述發光器件的陽極；所述發光器件的陰極電性連接于第二電壓端。

在本發明的像素補償電路中，所述第一晶體管至所述第七晶體管均為P型晶體管。

在本發明的像素補償電路中，所述第一晶體管至所述第三晶體管均為N型晶體管，所述第四晶體管至所述第七晶體管為P型晶體管。

在本發明的像素補償電路中，所述第一控制信號端電性連接于所述第三控制信號端。

在本發明的像素補償電路中，流經所述發光器件的發光電流與薄膜晶體管的閾值電壓以及所述第一電壓端輸出的第一電壓無關。

在本發明的像素補償電路中，所述第一控制信號端輸出的第一控制信號、所述第二控制信號端輸出的第二控制信號、所述第三控制信號端輸出的第三控制信號和所述第四控制信號端輸出的第三控制信號的組合依次對應于一復位階段、一補償階段、一耦合階段以及以及一發光階段。

在本發明的像素補償電路中，在所述復位階段，所述第一晶體管至所述第四晶體管處于導通狀態，所述第五晶體管至所述第六晶體管處于關斷狀態。

在本發明的像素補償電路中，在所述補償階段，所述第一晶體管至所述第三晶體管處于導通狀態，所述第四晶體管至所述第六晶體管處于關斷狀態。

在本發明的像素補償電路中，在所述耦合階段，所述第四晶體管和所述第五晶體管處于導通狀態，所述第一至所述第三晶體管以及所述第六晶體管處于關斷狀態。

在本發明的像素補償電路中，在所述發光階段，所述第四晶體管至所述第六晶體管處于導通狀態，所述第一晶體管至所述第三晶體管處于關斷狀態。

本發明的像素補償電路，首先在復位階段對存儲電容進行充電，隨后在補償階段對存儲電容進行放電并抓取第七晶體管的閾值電壓，接著在電容耦合階段通過電容耦合作用將電源電壓端輸出的電源電壓傳至存儲電容的第二端，進而在發光階段可以將電源電壓消除，從而可以消除晶體管的閾值電壓以及電源電壓的壓降造成的畫面顯示不良，進而提高畫面顯示對比度，延緩發光器件老化。

為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，并配合所附圖式，作詳細說明如下：

附圖說明

下面結合附圖，通過對本發明的具體實施方式詳細描述，將使本發明的技術方案及其它有益效果顯而易見。

圖1為本發明第一優選實施例提供的像素補償電路的示意圖；