[發(fā)明專(zhuān)利]一種用于錯(cuò)誤檢測(cè)與校正技術(shù)的校正電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710607440.7
• 申請(qǐng)日: 2017-07-24
• 公開(kāi)（公告）號(hào): CN107423153B
• 公開(kāi)（公告）日: 2020-01-21
• 發(fā)明（設(shè)計(jì)）人: 金威;汪望;林初雄;何衛(wèi)鋒;高建軍
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海交通大學(xué);華東師范大學(xué)
• 主分類(lèi)號(hào): G06F11/07
• 分類(lèi)號(hào): G06F11/07;G06F1/24;H03K5/04
• 代理公司: 11228 北京匯澤知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 關(guān)宇辰

1.一種用于錯(cuò)誤檢測(cè)與校正技術(shù)的校正電路，其特征在于，包括：

脈沖放寬電路模塊，所述脈沖放寬電路模塊連接到所述校正電路的錯(cuò)誤檢測(cè)電路模塊輸出第一信號(hào)的端口，當(dāng)所述第一信號(hào)指示所述校正電路產(chǎn)生時(shí)序錯(cuò)誤時(shí)，所述脈沖放寬電路模塊捕獲所述第一信號(hào)并轉(zhuǎn)換輸出高脈寬的第二信號(hào)；

時(shí)序控制電路模塊，所述時(shí)序控制電路模塊輸入所述校正電路的第一時(shí)鐘信號(hào)以及所述第二信號(hào)，通過(guò)邏輯運(yùn)算產(chǎn)生將所述第一時(shí)鐘信號(hào)關(guān)閉一個(gè)時(shí)鐘周期的第二時(shí)鐘信號(hào)，當(dāng)所述校正電路完成校正后，所述時(shí)序控制電路模塊產(chǎn)生復(fù)位信號(hào)并傳輸給所述脈沖放寬電路模塊，用于復(fù)位所述脈沖放寬電路模塊并關(guān)閉所述第二信號(hào)；

所述脈沖放寬電路模塊包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一反相器和第二反相器，其中：所述第一MOS管的源級(jí)連接電源，柵極連接所述復(fù)位信號(hào)，漏極連接所述第二MOS管的源極以及第三MOS管的源極；所述第二MOS管和第三MOS管的柵極連接所述錯(cuò)誤檢測(cè)電路模塊輸出的第一信號(hào)，漏級(jí)連接所述第四MOS管的漏極、第五MOS管的漏級(jí)以及所述第一反相器的輸入端；所述第四MOS管的柵極連接所述時(shí)序控制電路產(chǎn)生的所述復(fù)位信號(hào)，所述第五MOS管的柵極連接所述第一反相器的輸出，所述第四MOS管的源極、第五MOS管的源極接地；所述第二反相器的輸入端連接所述第一反相器的輸出端，所述第二反相器輸出所述第二信號(hào)；

所述時(shí)序控制電路包括第一寄存器、第二寄存器、與非門(mén)、第三反相器和第四反相器，其中：所述第一寄存器和第二寄存器的數(shù)據(jù)輸入端連接所述脈沖放寬電路產(chǎn)生的第二信號(hào)，所述第一寄存器和第二寄存器的時(shí)鐘輸入端連接所述第一時(shí)鐘信號(hào)，所述第一寄存器的數(shù)據(jù)輸出端連接所述第三反相器的輸入端，所述第二寄存器的數(shù)據(jù)輸出端輸出所述復(fù)位信號(hào)；所述第三反相器的輸出和所述第一時(shí)鐘信號(hào)接入所述與非門(mén)的輸入端，所述與非門(mén)的輸出端連接所述第四反相器的輸入端，所述第四反相器的輸出端輸出所述第二時(shí)鐘信號(hào)。

2.根據(jù)權(quán)利要求1所述的校正電路，其特征在于，所述第一寄存器沿所述第一時(shí)鐘信號(hào)的下降沿采樣，所述第二寄存器沿所述第一時(shí)鐘信號(hào)的上升沿采樣。

3.根據(jù)權(quán)利要求1所述的校正電路，其特征在于，當(dāng)電路無(wú)時(shí)序錯(cuò)誤時(shí)，第一信號(hào)為高電平，第二信號(hào)為低電平；當(dāng)電路產(chǎn)生時(shí)序錯(cuò)誤時(shí)，所述第一信號(hào)通過(guò)低電平指示所述時(shí)序錯(cuò)誤，所述第二信號(hào)被拉高為高電平。

4.根據(jù)權(quán)利要求3所述的校正電路，其特征在于，當(dāng)電路完成校正后，所述時(shí)序控制電路模塊產(chǎn)生高電平的復(fù)位信號(hào)，隨后所述第二信號(hào)被拉低為低電平。

5.根據(jù)權(quán)利要求1所述的校正電路，其特征在于，所述校正電路基于SMIC的65nm工藝環(huán)境設(shè)計(jì)。

6.根據(jù)權(quán)利要求1所述的校正電路，其特征在于，所述校正電路的工作溫度范圍為-40℃～80℃。

7.根據(jù)權(quán)利要求1所述的校正電路，其特征在于，所述校正電路的工作電源電壓為0.3-0.6V。