[發(fā)明專利]一種恒定跨導(dǎo)放大器電路

有效

• 申請?zhí)枺?/td>: 201710603007.6
• 申請日: 2017-07-22
• 公開（公告）號: CN107395146B
• 公開（公告）日: 2021-04-27
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 上海軍陶科技股份有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 上海灣谷知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31289
• 代理人: 倪繼祖

本發(fā)明提供了一種恒定跨導(dǎo)放大器電路，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。解決了現(xiàn)有跨導(dǎo)放大器的跨導(dǎo)隨應(yīng)用環(huán)境變化比較大的技術(shù)問題。該電路包括：第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第一電阻和第二電阻。本發(fā)明的恒定跨導(dǎo)放大器電路，該電路在傳統(tǒng)的跨導(dǎo)放大器電路的基礎(chǔ)上引入了第一電阻和第二電阻。使得跨導(dǎo)放大器的跨導(dǎo)與偏置電流大小、輸入對管大小和跨導(dǎo)放大器的工作狀態(tài)無關(guān)。如果本發(fā)明的恒定跨導(dǎo)放大器運(yùn)用于DC?DC等電源系統(tǒng)中，將大大有利于系統(tǒng)的環(huán)路穩(wěn)定性。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種恒定跨導(dǎo)放大器電路。

背景技術(shù)

跨導(dǎo)放大器是一種將輸入差分電壓轉(zhuǎn)換為輸出電流的放大器，因而它是一種電壓控制電流源。在DC-DC等電源系統(tǒng)中，常常需要一個(gè)跨導(dǎo)放大器來放大輸出電壓的反饋點(diǎn)和基準(zhǔn)電壓之間的電壓差，構(gòu)建一個(gè)負(fù)反饋環(huán)路來得到一個(gè)穩(wěn)定的輸出電壓。

傳統(tǒng)的跨導(dǎo)放大器如圖1所示，它由第一PMOS晶體管P1、第二PMOS晶體管P2、第三PMOS晶體管P3、第四PMOS晶體管P4、第五PMOS晶體管P5、第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4組成。第一PMOS晶體管P1的源極接電源，柵極和漏極接第二PMOS晶體管P2的柵極以及第一NMOS晶體管N1的漏極；第二PMOS晶體管P2的源極接電源，漏極接跨導(dǎo)放大器的輸出端OUT；第三PMOS晶體管P3的源極接電源，柵極接偏置電流輸入端BIAS，漏極接第四PMOS晶體管P4和第五PMOS晶體管P5的源極；第四PMOS晶體管P4的柵極接跨導(dǎo)放大器的負(fù)輸入端INN，漏極接第二NMOS晶體管N2的柵極和漏極以及第一NMOS晶體管N1的柵極；第五PMOS晶體管P5的柵極接跨導(dǎo)放大器的正輸入端INP，漏極接第三NMOS晶體管N3的柵極和漏極以及第四NMOS晶體管N4的柵極；第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3和第四NMOS晶體管N4的源極都接地，第四NMOS晶體管N4的漏極接跨導(dǎo)放大器的輸出端OUT。

這種傳統(tǒng)的跨導(dǎo)放大器，其跨導(dǎo)受到輸入差分對管的大小、輸入偏置電流的大小、輸入電壓的大小、源電壓的大小等各種因素的影響，隨應(yīng)用環(huán)境的變化比較大。而在DC-DC轉(zhuǎn)換器等很多應(yīng)用場合，跨導(dǎo)放大器是負(fù)反饋環(huán)路中的一個(gè)重要組成部分，其跨導(dǎo)的大小直接決定了負(fù)反饋環(huán)路的穩(wěn)定性。這時(shí)，我們就需要一個(gè)跨導(dǎo)恒定的跨導(dǎo)放大器，以確保各種條件下負(fù)反饋環(huán)路都能正常工作。

發(fā)明內(nèi)容

為解決現(xiàn)有跨導(dǎo)放大器的跨導(dǎo)隨應(yīng)用環(huán)境變化比較大的技術(shù)問題，本發(fā)明提供了一種恒定跨導(dǎo)放大器電路。

一種恒定跨導(dǎo)放大器電路，包括：第一PMOS晶體管P1、第二PMOS晶體管P2、第三PMOS晶體管P3、第四PMOS晶體管P4、第五PMOS晶體管P5、第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4、第一電阻R1和第二電阻R2；第一PMOS晶體管P1的源極接電源，柵極和漏極接第二PMOS晶體管P2的柵極以及第一NMOS晶體管N1的漏極；第二PMOS晶體管P2的源極接電源，漏極接跨導(dǎo)放大器電路的輸出端OUT；第三PMOS晶體管P3的源極接電源，柵極接偏置電流輸入端BIAS，漏極接第一電阻R1和第二電阻R2的一端；第一電阻R1的另一端接第四PMOS晶體管P4的源極；第二電阻R2的另一端接第五PMOS晶體管P5的源極；第四PMOS晶體管P4的柵極接跨導(dǎo)放大器的負(fù)輸入端INN，漏極接第二NMOS晶體管N2的柵極和漏極以及第一NMOS晶體管N1的柵極；第五PMOS晶體管P5的柵極接跨導(dǎo)放大器的正輸入端INP，漏極接第三NMOS晶體管N3的柵極和漏極以及第四NMOS晶體管N4的柵極；第一NMOS晶體管N1、第二NMOS晶體管N2、第三NMOS晶體管N3和第四NMOS晶體管N4的源極都接地，第四NMOS晶體管N4的漏極接跨導(dǎo)放大器的輸出端OUT。

進(jìn)一步的，所述第一電阻R1和第二電阻R2的電阻值相等。