[發(fā)明專利]一種壓控振蕩器、集成芯片及電子設備

有效

• 申請?zhí)枺?/td>: 201710602561.2
• 申請日: 2017-07-21
• 公開（公告）號: CN109286369B
• 公開（公告）日: 2020-10-09
• 發(fā)明（設計）人: 白效寧
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04;H03B5/12
• 代理公司: 深圳市六加知識產(chǎn)權代理有限公司 44372
• 代理人: 宋建平

1.一種壓控振蕩器，其特征在于，包括：

電阻單元；

電流鏡單元，其通過第一電流路徑與所述電阻單元連接；所述電流鏡單元包括電流鏡電路和偏置電路；其中，所述電流鏡電路用于響應與外部電源的輸入，輸出至少三條支路電流，所述電流鏡電路包括：第一PMOS管、第二PMOS管及第三PMOS管，所述第一PMOS管、第二PMOS管及第三PMOS管的源極皆連接至第四節(jié)點，并且所述第四節(jié)點還連接至外部電源，所述第一PMOS管、第二PMOS管及第三PMOS管的柵極皆連接至第五節(jié)點，所述第一PMOS管的漏極還連接至所述第五節(jié)點；

所述偏置電路與所述電流鏡電路連接，分別將所述至少三條支路電流中一條支路電流偏置為第一電流并通過所述第一電流路徑輸出，將所述至少三條支路電流中另一條支路電流偏置為第二電流并通過第二電流路徑輸出，將所述至少三條支路電流中又另一條支路電流偏置為第三電流并通過第三電流路徑輸出，所述偏置電路包括：第一NMOS管、第二NMOS管及第三NMOS管，所述第一NMOS管的漏極連接至所述第五節(jié)點，所述第二PMOS管的漏極、所述第一NMOS管的柵極、第二NMOS管的漏極與柵極、所述第三NMOS管的柵極皆連接至第六節(jié)點，所述第三PMOS管的漏極連接至所述第三NMOS管的漏極，所述第一NMOS管的源極與所述電阻單元連接，所述第二NMOS管的源極與偏置單元連接，所述第三NMOS管的源極與振蕩單元連接；

所述第一PMOS管的寬長比與所述第一NMOS管的寬長比之間的比例為第一比例值，所述第二PMOS管的寬長比與所述第二NMOS管的寬長比之間的比例為第二比例值，所述第一比例值等于所述第二比例值；

偏置單元，其通過所述第二電流路徑與所述電流鏡單元連接；

振蕩單元，其通過所述第三電流路徑與所述電流鏡單元連接；

所述電流鏡單元用于響應于所述偏置單元提供的第一偏置電壓，將分別位于所述第一電流路徑的第一節(jié)點的電壓與位于所述第三電流路徑的第三節(jié)點的電壓偏置為所述第一偏置電壓；

所述電流鏡單元還用于響應于所述電阻單元的阻值配置，調(diào)節(jié)流經(jīng)所述第三電流路徑的第三電流，以通過調(diào)節(jié)所述振蕩單元的電容的充放電時間改變所述振蕩單元的振蕩周期，其中，流經(jīng)所述第一電流路徑的第一電流等于所述第三電流。

2.根據(jù)權利要求1所述的壓控振蕩器，其特征在于，所述振蕩單元包括若干級環(huán)振電路，每級環(huán)振電路包括電壓偏置端、電壓輸入端及電壓輸出端，每級環(huán)振電路的電壓偏置端通過所述第三電流路徑連接所述偏置電路，后級環(huán)振電路的電壓輸入端與前級環(huán)振電路的電壓輸出端連接，并且，首級環(huán)振電路的電壓輸入端與末級環(huán)振電路的電壓輸出端連接。

3.根據(jù)權利要求2所述的壓控振蕩器，其特征在于，每級所述環(huán)振電路包括環(huán)振單元與電容單元，所述環(huán)振單元包括第一節(jié)點、第二節(jié)點及第三節(jié)點，所述第一節(jié)點為所述電壓偏置端并通過所述第三電流路徑連接所述電流鏡單元，所述第二節(jié)點為所述電壓輸入端，所述第三節(jié)點為所述電壓輸出端并與所述電容單元連接，其中，所述第三節(jié)點對應的電壓為所述第一偏置電壓。

4.根據(jù)權利要求3所述的壓控振蕩器，其特征在于，所述電容單元包括電容值可調(diào)的電容。

5.根據(jù)權利要求1所述的壓控振蕩器，其特征在于，

所述第一PMOS管的寬長比與所述第二NMOS管的寬長比之間的比例為第三比例值；

所述第三PMOS管的寬長比與所述第三NMOS管的寬長比之間的比例為第四比例值；

所述第三比例值與所述第四比例值成比例關系。

6.根據(jù)權利要求1所述的壓控振蕩器，其特征在于，所述第一PMOS管的寬長比等于所述第二PMOS管的寬長比。

7.根據(jù)權利要求1所述的壓控振蕩器，其特征在于，所述偏置單元包括第四NMOS管，所述第四NMOS管的柵極與漏極皆連接至所述第二NMOS管的源極，所述第四NMOS管的源極接地。