[發明專利]扇出型封裝結構及其制造方法

有效

• 申請號: 201710598696.6
• 申請日: 2017-07-21
• 公開（公告）號: CN107342264B
• 公開（公告）日: 2019-09-17
• 發明（設計）人: 林挺宇;陳峰
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/14;H01L23/498;H01L21/48;H01L21/56
• 代理公司: 上海智晟知識產權代理事務所(特殊普通合伙) 31313
• 代理人: 張東梅

本發明公開了一種扇出型封裝結構，包括：襯底，所述襯底包括凹槽；嵌入在所述襯底的凹槽中的第一芯片，所述第一芯片具有第一表面、以及與所述第一表面相對的第二表面，所述第一芯片的第一表面包括器件區、芯片電路和導電焊盤，其中所述襯底的材料在外界熱處理條件下能夠流動從而將所述第一芯片的第二表面和側面包裹，所述第一芯片的第一表面與襯底的頂面齊平；通過引線鍵合貼裝在所述第一芯片的第一表面上的第二芯片，所述第二芯片具有第一面、以及與第一面相對的第二面，所述第二芯片的第一面包括器件區、芯片電路和導電焊盤，所述第二芯片的第二面固定在所述第一芯片的第一表面上，所述第二芯片的第一面上的導電焊盤通過引線電連接到所述第一芯片上的導電焊盤。

技術領域

本發明涉及封裝領域，尤其涉及扇出型封裝結構及其制造方法。

背景技術

為了滿足電子產品越來越向小型化、智能化、高性能以及高可靠性方向發展，芯片的小型化、智能化使得芯片封裝引腳的數量在提升的同時，封裝引腳的尺寸也在快速下降。傳統的倒裝芯片晶圓級封裝方案中I/O連接端子散布在芯片表面面積之內，從而限制了I/O連接數目。扇出型晶圓級封裝能很好的解決這個問題，同時由于其具有小型化、低成本和高集成度等優點，因此正在迅速成為新型芯片和晶圓級封裝技術的選擇。

現有的扇出型封裝通常將裸芯片的背面嵌入在環氧樹脂中，然后在裸芯片的正面形成介電層和重布線層，并在裸芯片正面的焊盤與重布線層之間形成電連接，重布線層可重新規劃從裸芯片上的I/O連接到外圍環氧樹脂區域的路線，再在重布線層的焊盤上形成焊球突起結構，由此形成扇出型封裝結構。

扇出型晶圓級封裝能夠實現三維方向堆疊的密度最大，外形尺寸最小，并且大大改善芯片性能和低功耗，但也存在著一定的缺陷。在將裸芯片的背面嵌入在環氧樹脂中的過程中，通常是將裸芯片直接粘貼于粘合層上，然后將裸芯片轉移至支撐襯底或支架上。然而，由于粘合層容易變形扭曲，大大影響了產品封裝的可靠性，降低了產品性能。采用注塑工藝的扇出型封裝在翹曲控制方面非常困難；另外因注塑封裝材料收縮引起的滑移也很難得到控制。

因此，需要新型的扇出型封裝結構及其制造方法，從而至少部分地解決現有技術中存在的問題。

發明內容

針對現有技術中存在的問題，根據本發明的一個實施例，提供一種扇出型封裝結構，包括：襯底，所述襯底包括凹槽；嵌入在所述襯底的凹槽中的第一芯片，所述第一芯片具有第一表面、以及與所述第一表面相對的第二表面，所述第一芯片的第一表面包括器件區、芯片電路和導電焊盤，其中所述襯底的材料在外界熱處理條件下能夠流動從而將所述第一芯片的第二表面和側面包裹，所述第一芯片的第一表面與襯底的頂面齊平；通過引線鍵合貼裝在所述第一芯片的第一表面上的第二芯片，所述第二芯片具有第一面、以及與第一面相對的第二面，所述第二芯片的第一面包括器件區、芯片電路和導電焊盤，所述第二芯片的第二面固定在所述第一芯片的第一表面上，所述第二芯片的第一面上的導電焊盤通過引線電連接到所述第一芯片上的導電焊盤；塑封體，所述塑封體將所述第二芯片、所述第一芯片的第一表面以及襯底的頂面包封起來；以及設置在所述塑封體上的重布線結構，所述重布線結構通過貫穿所述塑封體的導電通孔與所述第一芯片的第一表面上的導電焊盤電連接。

在本發明的實施例中，重布線結構通過貫穿所述塑封體的導電通孔與所述第二芯片的第一面上的導電焊盤電連接。

在本發明的實施例中，扇出型封裝結構還包括設置在所述重布線結構上的至少一個焊料凸點，所述重布線結構將所述第一芯片的第一表面上的導電焊盤電分別連接到對應的焊料凸點。

在本發明的實施例中，所述重布線結構包括導電線路以及設置在導電線路之間的絕緣介質，所述導電線路的一端與貫穿所述塑封體的導電通孔電連接，所述導電線路的另一端電連接到對應的焊料凸點。