[發明專利]提供仿真激勵的方法及裝置

有效

• 申請號: 201710598614.8
• 申請日: 2017-07-21
• 公開（公告）號: CN109426503B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 王金堂;張傳德;張海勇
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F8/41
• 分類號: G06F8/41;G06F9/455
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 李志新

一種提供仿真激勵的方法及裝置，在該方法中功能模擬器獲取未被譯碼的待仿真代碼指令流，將所述待仿真代碼指令流中的各待仿真代碼指令翻譯為中間代碼指令，根據中間代碼指令中對應有訪存地址的中間代碼訪存指令，在所述未被譯碼的待仿真代碼指令流中確定與所述訪存地址對應且未被譯碼的訪存指令，將所述訪存地址，以及與所述訪存地址對應的未被譯碼的訪存指令，提供給性能模擬器，以提高性能模擬器進行時序級模擬的準確度。

技術領域

本申請涉及建模仿真技術領域，尤其涉及一種提供仿真激勵的方法及裝置。

背景技術

進行建模仿真過程中，通常由功能模擬器對被模擬對象的功能性方面進行模擬，并輸出指令流，為性能模擬器提供仿真激勵。性能模擬器利用功能模擬器提供的仿真激勵，對被模擬的對象進行時序級的精確模擬。

目前，功能模擬器廣泛采用二進制翻譯技術，將被模擬對象對應的源體系結構對應的指令流(可以稱為guest code，也可以稱為源機器碼)，譯碼為中間代碼序列，并將中間代碼序列翻譯為被模擬對象運行的目的體系架構對應的指令流(可以稱為host code，也可以稱為翻譯碼)，提供給性能模擬器，實現為性能模擬器提供仿真激勵。

隨著進階精簡指令集機器(Advanced RISC Machine，ARM)處理器的授權內核被廣泛用于手機等諸多電子產品，使得ARMv8架構作為下一代處理器的核心技術而受到普遍關注。功能模擬器如何實現對ARMv8架構的功能性方面模擬，也是備受關注的。功能模擬器利用上述二進制翻譯技術對ARMv8架構進行功能性方面模擬，為性能模擬器提供的仿真激勵，性能模擬器進行時序級模擬的準確度較低。

發明內容

本申請實施例提供一種提供仿真激勵的方法及裝置，以提高性能模擬器進行時序級模擬的準確度。

第一方面，本申請提供了一種提供仿真激勵的方法，功能模擬器獲取未被譯碼的待仿真代碼指令流，并將未被譯碼的待仿真代碼指令流譯碼為中間代碼指令，根據中間代碼指令中對應有訪存地址的中間代碼訪存指令，在未被譯碼的待仿真代碼指令流中確定與訪存地址對應且未被譯碼的訪存指令，并將訪存地址，以及與訪存地址對應的未被譯碼的訪存指令，提供給性能模擬器，使得性能模擬器進行性能模擬操作時，將訪存指令與訪存地址對應，進而提高準確性。

其中，未被譯碼的待仿真代碼指令流是指需要在性能模擬器中被模擬的對象在源體系結構中對應的指令。

一種可能的設計中，功能模擬器預先創建微操作碼指令索引表，在該微操作碼指令索引表中記錄中間代碼指令中包括的每一微操作碼指令對應的未被譯碼的待仿真代碼指令的索引。在確定了對應有訪存地址的中間代碼訪存指令后，確定訪存地址在預先創建的微操作碼指令索引表中對應的索引，通過查詢微操作碼指令索引表，則可確定訪存地址在預先創建的微操作碼指令索引表中對應的索引，進而可根據該索引在未被譯碼的待仿真代碼指令流中確定與所述訪存地址對應且未被譯碼的訪存指令，實現準確快速的確定出與訪存地址對應的未被譯碼的訪存指令。

另一種可能的設計中，若中間代碼指令進行了優化，則功能模擬器確定優化后的中間代碼訪存指令與優化前的中間代碼訪存指令之間的位置索引偏移量，根據優化后的中間代碼訪存指令的位置索引，以及所述位置索引偏移量，確定訪存地址在預先創建的微操作碼指令索引表中對應的索引，提高確定出與訪存地址對應的未被譯碼的訪存指令的準確性。

又一種可能的設計中，功能模擬器可調用訪存信息記錄函數，將訪存地址在預先創建的微操作碼指令索引表中對應的索引作為所述訪存信息記錄函數的參數輸入值，通過訪存信息記錄函數，在未被譯碼的待仿真代碼指令流中，確定與訪存地址對應且未被譯碼的訪存指令，實現采用二進制動態翻譯技術，生成目標主機代碼指令。

又一種可能的設計中，功能模擬器獲取未被譯碼的待仿真代碼指令流之后，以指令翻譯的基本單位為最小緩存單位，緩存待仿真代碼指令流，并將緩存的所述待仿真代碼指令流，提供給性能模擬器，其中，與所述訪存地址對應的未被譯碼的訪存指令包含在所述待仿真代碼指令流中。